Abgeschlossene Arbeiten – Institut für Mikroelektronische Systeme

Zero Voltage Detection

Im Rahmen der Seminararbeit wird eine integrierte Zero-Voltage-Detection-Schaltung zur Unterstützung von Zero Voltage Switching eines Wechselrichters in einer Hochvolttechnologie designed und ausgelegt. Der Fokus liegt dabei auf einer hohen Robustheit gegenüber steilen Schaltflanken und den damit verbundenen Gleichtaktstörungen. Außerdem wird ein Layout der Schaltung erstellt.

Betreuung: Christoph Hillmer

Student/in: Hendrik Siemßen

Jahr: 2021

Laufzeit: 19.04.2021-19.10.2021

Realisierung einer Gate-Treiber-Versorgung mit Fly-back-Prinzip für die Ansteuerung moderner Leistungstransistoren

In dieser Arbeit wird die Kombination aus einem Abwärtswandler zusammen mit einer gekoppelten Spule verwendet, um eine sekundäre Ausgangsspannung zu erzeugen. Mit dieser sekundären Spannung kann wiederum die Versorgung der Gatetreiber sichergestellt werden, um die Schaltung effizient bei hohen Eingangsspannungen zu versorgen. Um hohe Eingangsspannungen effizient zu unterstützen, werden GaN-Leistungstransistoren verwendet. Die Schaltung wird auf einer diskreten Testplatine aufgebaut.

Betreuung: Christoph Hillmer

Student/in: Marlon Geretshauser

Jahr: 2021

Laufzeit: 23.11.2020-22.05.2021

Design and Implementation of a Battery Management System and a Power Electronic Circuit for Photovoltaic Power Supply of Nanosatellites

Betreuung: Adrian Gehl

Student/in: Francis Sawang

Jahr: 2020

Laufzeit: 15.11.2019-15.05.2020

Implementierung eines Maximum-Power-Point-Tracking-Algorithmus und einer Steuerungssoftware für ein photovoltaisches Energieversorgungssystem für Nanosatelliten

Betreuung: Adrian Gehl

Student/in: Abdulrahman Arnous

Jahr: 2020

Laufzeit: 15.11.2019 - 15.05.2020

Design and Implementation of a Dead Time Control for ZVS and ZCS of a Multi-Level DC/DC Converter

Multi-Level-Schaltwandler bieten durch die zusätzlichen Spannungslevel bei hohen Übersetzungsverhältnissen Vorteile. Die zusätzlich benötigten Schalter erhöhen allerdings die Schaltverluste. Um dem entgegenzuwirken soll in dieser Arbeit eine totzeitbasierte Zero-Voltage-Switching-Regelung für Multi-Level-Wandler entworfen werden.

Betreuung: Ferdinand Pieper

Student/in: Binbin Lu

Jahr: 2021

Laufzeit: 1.12.2020-1.6.2021

Entwurf und Implementierung einstellbarer Delays als Teil einer adaptiven Totzeitregelung in einer 55-nm-Technologie

Ziel dieser Arbeit ist der Entwurf eines adaptiven Delays, das zum Einstellen von Totzeiten in einer Zero-Voltage-Switching-(ZVS)-Regelung eingesetzt werden kann. Um die Funktionsfähigkeit des ZVS für verschiedene Anwendungsfälle zu gewährleisten, muss dabei ein besonders großer Stellbereich der Delays erreicht werden.

Betreuung: Ferdinand Pieper

Student/in: Anja Schano

Jahr: 2021

Laufzeit: 1.4.2021-1.10.2021

Einfluss der Impedanz von Spannungsversorgungs-Systemen auf mehrlagigen PCB hinsichtlich der funktionalen Sicherheit von mikroelektronischen Systemen

In der Arbeit werden verschiedene Berechnungsverfahren zur Bewertung der Störsicherheit von Spannungsversorgungssystemen auf mehrlagigen Leiterplatten evaluiert.

Betreuung: Dr.-Ing. Markus Olbrich

Student/in: Markus Terres

Jahr: 2021

Laufzeit: 1.11.20-3.5.21

Automatisierung der Analyse von analogen Schaltungen mit einer Arithmetik für Zufallsvariablen

Zur schnellen Analyse von statistisch verteilten Eigenschaften elektronischer Schaltungen wurde am Institut eine spezielle Arithmetik entwickelt. Die Eingabe analoger Schaltungen im Spice-Format und die Simulation dieser Schaltungen soll in dieser Arbeit automatisiert werden.

Betreuung: Dr.-Ing. Markus Olbrich

Student/in: Thomas Bartelsmeier

Jahr: 2021

Laufzeit: 1.12.2020-1.6.2021

Entwurf und Simulation eines mehrphasigen Abwärtswandlers zur Untersuchung der Vorteile mehrphasiger Wandlertopologien

Mehrphasige Abwärtswandler sind ein vielversprechender Ansatz, um die benötigten passiven Bauelemente induktiver Wandler zu verkleinern. Ziel dieser Arbeit ist die Analyse des Einfluss von Parametern wie der Anzahl der Phasen, Betriebsmodus des Wandlers (CCM, BCM, DCM) und verwendetem Regelverfahren (constant on/off time, hysteretic control, u.a.) auf den Verlauf des Ausgangsstroms und den Wirkungsgrad eines mehrphasigen Abwärtswandlers und diese Ergebnisse mit dem Verhalten eines einphasigen Wandlers zu vergleichen.

Betreuung: Ferdinand Pieper

Student/in: Tim Rambousky

Jahr: 2020

Laufzeit: 1.5.2020-1.11.2020

Expanding Capabilities of a Random Value Arithmetic for Circuit Analysis

Am Institut für Mikroelektronische Systeme wurde zur Analyse von Schaltung unter Berücksichtigung von Unsicherheiten eine spezielle Berechnungsmethode entwickelt. Diese Methode rechnet mit Zufallsvariablen, die als Polynom von zugrundeliegenden Zufallsvariablen dargestellt sind. In dieser Masterarbeit wird zum einen eine Methode entwickelt und untersucht werden, die aus der vorliegenden Darstellung von Zufallsvariablen Quantile berechnet. Darüber hinaus wird eine Methode entwickelt und untersucht werden, die für stückweise definierte Funktionen eine geeignete Approximation durchführt.

Betreuung: Dr.-Ing. Markus Olbrich

Student/in: Jannik Gröger

Jahr: 2020

Laufzeit: 9.2.2020-16.9.2020

Entwurf eines Abwärtswandler-ICs in einer 700V-CMOS-Technologie für den direkten Betrieb am Stromnetz

In einer 700V Silizium CMOS Technologie wurde ein IC für einen Abwärtswandler entworfen. Der Wandler ist für den direkten Betrieb am 230V Stromnetz ausgelegt und stellt einen Konstantstrom mit einer Ausgangsleistung von bis zu 15 Watt bereit. Die Arbeit beinhaltet Architektur, Regelung, Modellierung und Schaltungsentwurf des ICs.

Betreuung: Maik Kaufmann

Student/in: Ferdinand Pieper

Jahr: 2019

Laufzeit: 19.6.2019-18.12.2019

Dynamische Modellierung und Regelung eines vollintegrierten resonanten Switched-Capacitor-Spannungswandlers für Wearable-Applikationen

Um den fehlerfreien Betrieb eines Spannungswandlers zu gewährleisten, bedarf es einer stabilen und robusten Regelung. Bei der Auslegung der Regelung steht meist die Erfüllung der statischen Parameter, wie Eingangsspannungs- und Ausgangsleistungsbereich im Fokus. Für die Auslegung des Wandlers ist unter anderem eine möglichst genaue Beschreibung des Wandlers für den statischen Betriebspunkt erforderlich. Die Modellierung und Regelung eines geeigneten Switched-Capacitor-Spannungswandlers ist die Herausforderung in dieser Arbeit. Die Arbeit wurde ausgezeichnet mit dem VDE-Preis 2020!

Betreuung: Peter Renz

Student/in: Niklas Deneke

Jahr: 2019

Laufzeit: 16.3.2010-16.9.2019

Design of a scalable application-specific architecture for time-domain based SAR imaging autofocus

Die Qualität der Bildgebung durch Radar mit synthetischer Apertur (SAR) sinkt durch Abweichungen von der idealen Flugbahn. Diese Abweichung muss zur Korrektur der Bildgebung sehr genau gemessen werden. Um den Restfehler weiter zu minimieren, können Autofokus-Verfahren eingesetzt werden. Ziel ist ein Architekturkonzept, um einen solchen Algorithmus in Hardware auszuführen.

Betreuung: Fahnemann, Christian

Student/in: Daniel Fallnich

Jahr: 2018

Laufzeit: 19.06.2018-19.12.2018

Implementierung eines Evaluationsframework zur Charakterisierung von FPGA synthetisiebaren echten Zufallszahlengeneratoren

Zahlreiche Anwendungen beruhen auf Zufallszahlen, die von den zugrunde liegenden Hardware-Plattformen generiert werden. Einfache (Pseudo-) Zufallsgeneratoren basieren auf iterativen Funktionen. Im Gegensatz dazu basieren echte Zufallszahlengeneratoren auf physikalischen Prozessen, die jenseits der Vorhersagbarkeit liegen. Daher können diese Architekturen zufällige Daten mit hoher Qualität liefern. In dieser Arbeit sollen mehrere FPGA synthetisierbare Zufallszahlengeneratoren implementiert und evaluiert werden.

Betreuung: Nolting, Stephan

Student/in: Xinyu Hou

Jahr: 2018

Laufzeit: 19.06.2018-18.12.2018

Implementierung und Evaluation von Augenerkennungs-Algorithmen für sportpraktische Testverfahren auf mobilen Systemen

Es soll ein Verfahren entwickelt werden, das während der Durchführung verschiedener sportpraktischer Tests unter verschiedenen Umgebungsbedingungen feststellt, ob die Augen eines Probanden geöffnet oder geschlossen sind. Zunächst soll dabei ein kamerabasierter Ansatz verfolgt werden, der anhand von Kamerabildern des Probanden zuverlässig und schnell den Zustand der Augenlider erkennt.

Betreuung: Webering, Fritz; Rother, Niklas

Student/in: Tobias Krail

Jahr: 2018

Laufzeit: 06.06.2018-06.12.2018

Evaluierung und Optimierung anwendungsspezifischer Prozessorarchitekturen für digitale Hörgeräte auf Basis akustischer Beamforming Algorithmen

In dieser Arbeit sollen unterschiedliche akustische Beamforming Algorithmen auf anwendungsspezifischen Prozessorarchitekturen implementiert und evaluiert werden. Die Evaluierung soll einen Vergleich anhand der Kenngrößen Siliziumfläche, Verlustleistung und Rechenleistung der verschiedenen Prozessorarchitekturen umfassen.

Betreuung: Gerlach, Lukas

Student/in: Jens Karrenbauer

Jahr: 2018

Laufzeit: 06.06.2018-06.12.2018

Entwurf einer Mixed-Signal-Regelung für einen integrierten resonanten Switched-Capacitor-Spannungswandler

In dieser Arbeit soll ein Konzept und die Auslegung für die Regelung eines vollintegrierten resonanten Switched-Capacitor-Spannungswandlers entworfen werden. Aufgrund der Neuartigkeit dieser Wandler existieren dafür, im Gegensatz zu rein induktiven oder kapazitiven Wandlern, für die es seit vielen Jahren Methoden und Faustformeln zur Auslegung gibt, nur wenige Ansätze. Zunächst wird ein geeignetes Regelungskonzept entwickelt. Die dafür notwendigen analogen und digitalen Schaltungsblöcke werden anschließend mit Hilfe eines 130-nm-BiCMOS-Prozesses implementiert und simuliert.

Betreuung: Peter Renz

Student/in: Florian Jerg

Jahr: 2018

Laufzeit: 27.10.2017-27.4.2018

Optimierung und Parallelisierung eines Algorithmus zur Tiefenschätzung auf eine massiv parallele Vektor-Prozessorplattform

Abbildung des SGM-Algorithmus zur Stereokamera-basierten Tiefenschätzung auf die VPRO SIMD-Vektor-Prozessorarchitektur.

Betreuung: Nolting, Stephan; Payá Vayá, Guillermo

Student/in: Lennart Henze

Jahr: 2018

Laufzeit: 19.10.2017-19.02.2018

Konzeption und Evaluation eines STFT-basierten Hardware Moduls zur Wellenlängenregelung eines verstimmbaren Diodenlasers für Weltraummissionen

Für Regelung der Laserfrequenz eines Distributed Feedback Lasers wird im Rahmen dieser Arbeit eine FPGA-basierte Frequenzregelung mithilfe der Rubidium-Spektroskopie konzeptioniert und evaluiert. Dabei liegt der Fokus der Arbeit auf der automatisierten Bestimmung der Laserfrequenz mithilfe von Algorithmen im Freuqenz Bereich mithilfe der Short-Time-Fourier-Transformation.

Betreuung: Spindeldreier, Christian

Student/in: Torben Witte

Jahr: 2018

Laufzeit: 04.07.2017-24.01.2018

Konzeption und Implementierung eines FPGA-basierten Temperaturreglers für verstimmbare Diodenlaser

Für die Erzeugung von Bose-Einstein-Kondensaten werden unter anderem verstimmbare Laser für eine optische Falle eingesetzt. Im Rahmen dieser Arbeit wird ein digitaler, FPGA-baiserter Temperaturregler entworfen, der die Laser auf einer vordefinierten Temperatur hält und an verschiedene Lasersysteme anpassbar ist.

Betreuung: Spindeldreier, Christian

Student/in: Gia Bao Thieu

Jahr: 2017

Laufzeit: 21.06.2017-19.12.2017

Implementierung und Evaluation einer mobilen intelligenten EEG-Sensorplattform für Brain-Computer Interfaces

Diese Arbeit befasst sich mit der Konzeptionierung und Evaluation einer tragbaren Plattform zur Aufnahme und Echtzeitklassifikation von EEG-Daten. Dìes umfasst die Inbetriebnahme zentraler Hardware-Komponenten, die Entwicklung eines Signalverarbeitung-Frameworks sowie die Erstellung eines geeigneten Software-Konzepts zur generischen Ablaufsteuerung von Aufnahme und Echtzeitverarbeitung von EEG-Signalen.

Betreuung: Wahalla, Marc-Nils

Student/in: Petjon Mata

Jahr: 2017

Laufzeit: 08.05.2017-11.12.2017

Design and Implementierung einer generaischen FFT- und IFFT-Einheit zur Powerline-Kommunikation nach dem HomePlug 1.0.1 Standard

In dieser Arbeit soll eine möglichst generische Architektur entwickelt werden, welche zum Synthese-Zeitpunkt per VHDL-Generics parametrisierbar ist. Insbesondere soll eine optimierter Architektur für den Einsatz im HomePlug 1.0.1 Standard untersucht werden, wo Teile der Architekturen konstant Null gehalten werden können. Diese spezielle Architektur soll im Rahmen dieser Architektur evaluiert und vergleichen werden.

Betreuung: Stuckenberg, Tobias

Student/in: Jannick Baumann

Jahr: 2017

Laufzeit: 23.05.2017-23.11.2017

Konzeptionierung und Implementierung einer hybriden MAC-Layer-Architektur für Paket-basierte Powerline Kommunikation auf einem FPGA

Die vorangegangenen Untersuchungen zur Implementierung einer hybriden FPGA-Architektur unter Verwendung von Softcores soll genutzt werden, um ein echtzeitfähiges System für die Powerline Kommunikation eines MAC-Layers zu konzeptionieren. Dabei sollen zunächst verschiedene Softcores bezüglich ihres Ressourcenverbrauches evaluiert und anschließend für ein Kintex-7-FPGA implementiert werden. Ziel der Arbeit ist eine evaluiertes, verifiziertes und möglichst kleines FPGA-Design.

Betreuung: Stuckenberg, Tobias

Student/in: Niklas Rother

Jahr: 2017

Laufzeit: 18.04.2017-18.10.2017

Konzeption, Implementierung und Evaluation eines Hardwaremoduls für die Follow-the-Leader-Steuerung eines schlangenartigen Roboters

Zusammen mit dem Institut für Mechatronische Systeme wird die echtzeitfähige Steuerung eines hyper-redundanten, schlangenartigen Roboters untersucht. Für die Steuerung wird ein Follow-the-Leader Konzept in einem Hardware-Modul umgesetzt und evaluiert.

Betreuung: Spindeldreier, Christian

Student/in: Sebastian Henning

Jahr: 2017

Laufzeit: 02.02.2017-01.08.2017

Konzeption eines Analog/Digital Interfaces für einen Distributed-Feedback-Laser und Integration in ein FPGA-basiertes SoC zur Wellenlängenregelung

Für Regelung der Laserfrequenz eines Distributed Feedback Lasers wird im Rahmen dieser Arbeit ein dediziertes Analog/Digital Interface für die FPGA-basierte Frequenzregelung mithilfe der Rubidium-Spektroskopie konzeptioniert und evaluiert.

Betreuung: Spindeldreier, Christian

Student/in: Vincent Kuswik

Jahr: 2017

Laufzeit: 15.11.2016-09.06.2017

Untersuchung der Temperatur-Verlustleistungsbeziehung in FPGA-basierten Systemen

Auf heutigen FPGAs sind analoge Temperatursensoren zur Überwachung der Die-Temperatur integriert. Da diese nur sehr wenige und lokal statisch sind, können durch spezielle Schaltungen (rückgekoppelte Inverterketten) auch digitale Temperatursensoren in LUTs oder DSPs abgebildet werden. In dieser Arbeit soll der Zusammenhang dieser digitalen Temperatur-Sensoren und der Verlustleistung eines FPGAs untersucht werden.

Betreuung: Payá Vayá, Guillermo; Hartig, Julian

Student/in: Marco Ziemek

Jahr: 2017

Laufzeit: 27.10.2016-24.04.2017

Implementierung von Bildverarbeitungsalgorithmen auf einer Mobile-GPU

Zur Beschleunigung von Bildverarbeitungsalgorithmen fuer Fahrerassistenzsysteme sollen vorgegebene Referenzalgorithmen auf einer Mobile-GPU unter Verwendung von Nvidia CUDA implementiert werden.

Betreuung: Hartig, Julian

Student/in: Yu Liang

Jahr: 2017

Laufzeit: 04.10.2016-04.04.2017

Implementierung und Evaluation eines parametrisierbaren Faltungsencoders und Viterbi-Decoders in VHDL

In dieser Master-/Diplomarbeit soll ein Faltungsencoder und Viterbi-Decoder in VHDL konzeptioniert und implementiert werden. Besonderer Wert soll hierbei auf die Parameterisierbarkeit zum Zeitpunkt der Synthese und Implementierungsgröße auf dem FPGA gelegt werden. Das Ergebnis der Arbeit soll eine effeziente Implementierung inklusive Analyse der Designparameter liefern.

Betreuung: Stuckenberg, Tobias

Student/in: Qihao Zhang

Jahr: 2017

Laufzeit: 01.10.2016-01.04.2017

Implementierung und Evaluierung eines generischen Datenpfades für einen VLIW-SIMD Hörgeräteprozessor

Bei Hörgeräteprozessoren kann der Datenpfad an die speziellen Anforderungen der Signalverarbeitungsalgorithmen angepasst werden. Die Breite des Datenpfades kann reduziert werden, um die Leistungsaufnahme zu senken. Andererseits kann die Breite des Datenpfades erhöht werden, um die Leistungsfähigkeit und die Rechengenauigkeit des Hörgeräteprozessors zu erhöhen. In dieser Arbeit soll ein generischer Datenpfad in einem am unserem Institut entwickelten VLIW-SIMD Hörgeräteprozessor implementiert und evaluiert werden, um den Datenpfad optimal und effizient zu nutzen.

Betreuung: Gerlach, Lukas

Student/in: Moritz Weißbrich

Jahr: 2016

Laufzeit: 13.06.2016-13.12.2016

Entwurf und Evaluation eines TTA-basierten ASIP für die Extraktion von SIFT-Merkmalen

In dieser Arbeit wird ein Transport-Triggered Architektur (TTA) basierter Prozessor für die Beschleunigung rechenintensiver Bildverarbeitungsalgorithmen aus dem Bereich der Advanced Driver Assistance Systems entworfen.

Betreuung: Behmann, Nicolai

Student/in: Jens Schleusner, B.Sc.

Jahr: 2016

Laufzeit: 12.05.2016-01.12.2016

Implementierung und Modellierung exemplarischer Blöcke der Signalverarbeitung zur Entwurfsraumexploration

In dieser Bachelorarbeit sollen 1D- und 2D-FIR Filter in VHDL flexibel implementiert und anschließend modelliert werden. Verschiedene Implementierungsalternativen sollen danach unter Verwendung eines kommerziellen Tools in einer Entwurfsraumexploration für unterschiedliche Randbedingungen einander gegenübergestellt und die Kosten verglichen werden.

Betreuung: Hartig, Julian

Student/in: Henrik Heymann

Jahr: 2016

Laufzeit: 28.11.2016

Emulationsbasierte Simulation des Kommunikationsverhaltens eines parallelen Fahrerassistenzalgorithmus auf einem Manycore-NoC

Für die Evaluation von Network-on-Chip (NoC) Topologien soll das reale Komminuationsverhalten des „Histogram of oriented Gradients“ (HOG)-Algorithmus auf dem Intel Xeon Phi durch emulationsbasierte NoC-Simulation nachgebildet werden.

Betreuung: Spindeldreier, Christian; Arndt, Jakob

Student/in: Kevin Wohnrade

Jahr: 2016

Laufzeit: 12.05.2016-28.11.2016

Implementierung und Evaluierung eines beschleunigten Backprojection-Verfahrens zur SAR-Bilddatengenerierung

Beim „Synthetic Aperture Radar“ (SAR) können hochauflösende Luftbilder unabhängig von Tageszeit und Witterung generiert werden. Um die Verarbeitung der Sensordaten schritthaltend mit der Datenaufnahme (Echtzeit) zu gewährleisten, werden spezialisierte Hardware-Architekturen eingesetzt. Entgegen reiner Software-Implementierungen auf General-Purpose-Prozessoren müssen für diese Spezialhardware angepasste und optimierte Verfahren entwickelt werden.

Betreuung: Cholewa, Fabian

Student/in: Marcus Pagels

Jahr: 2016

Laufzeit: 23.11.2016

Untersuchung von Fehlertoleranzmechanismen für FPGA basierte Systeme zur Laserfrequenzbestimmung

Im Rahmen eines Forschungsprojekts werden Hardware Module für die Signalverarbeitung auf Weltraummissionen implementiert. Diese müssen auch unter den harten Weltraumbedingungen störungsfrei Funktionieren und insbesondere durch Single Event Effekts hervorgerufene Fehler kompensieren. Daher wird anhand der Fast-Fourier Transformation untersucht, mit welchen Mechanismen entsprechende Hardware-Module effizient geschützt werden kann.

Betreuung: Spindeldreier, Christian

Student/in: Tobias Große

Jahr: 2016

Laufzeit: 27.04.2016-23.11.2016

Konzeptionierung, Implementierung und Verifikation eines MAC-Layers für Paket-basierte Powerline Kommunikation

Der MAC-Layer einer Powerline-basierten Kommunikation übernimmt die Steuerung von Paketen und das Erstellen und Auswerten von Header-Informationen. Zusätzlich werden mehrere CRC-Checksummen überprüft, welche im wesentlichen aus XOR-Matrizen bestehen. Diese sehr heterogene Aufgabenverteilung soll in dieser Arbeit auf einem FPGA umgesetzt werden. Zusätzlich soll die Machbarkeit für die Implementierung auf Softcore-Prozessoren untersucht werden.

Betreuung: Stuckenberg, Tobias

Student/in: Christof Uhlemann

Jahr: 2016

Laufzeit: 02.05.2017-02.11.2016

Aufbau und Evaluation eines diskreten analogen Frontends zur OFDM-basierten Powerline-Kommunikation an einer PXIe-Emulationsplattform

Um eine Kommunikation über ein stromführendes Netz zu ermöglichen, müssen digitale auf analoge Spannungssignale aufmoduliert werden. Die Umsetzung dieser Signale erfolgt durch so genannte Analog-Frontends (AFE), welche die Signale digital-analog wandeln und vize versa. Die Aufgabe dieser Arbeit ist der Aufbau und die Charakterisierung zweier AFEs für den Einsatz in der Tiefenbohrtechnik. Als Ergebnis soll eine Evaluation der Signalqualität und der physikalischen Einflussparameter auf die AFEs durchgeführt werden.

Betreuung: Stuckenberg, Tobias

Student/in: Michel Gottschlich

Jahr: 2016

Laufzeit: 01.05.2016-01.11.2016

Implementierung und Evaluierung eines FPGA-basierten System on a programmable Chip zur Frequenzregelung eines Distributed-Feedback-Laser

Für physikalische Experimente mit Bose-Einstein-Kondensaten werden Distributed-Feedback-Laser eingesetzt. Da deren Wellenlänge variabel ist, wird ein FPGA-basiertes System on a Chip Implementiert und Evaluiert.

Betreuung: Spindeldreier, Christian

Student/in: Andrej Friesen

Jahr: 2016

Laufzeit: 12.04.2016-11.10.2016

Hardwarenahe Datenübertragung über SPI mit DMA-Unterstützung für programmierbare Logiken

Im Kontext der Automatisierungstechnik werden rekonfigurierbare Bussysteme eingesetzt, über welche die Kommunikation zwischen und innerhalb von Fertigungsmaschinen stattfindet. Auf Basis eines exemplarischen Controllers soll eine SPI-Datenübertragung mit DMA-Unterstützung realisiert werden.

Betreuung: Wahalla, Marc-Nils

Student/in: Jens Karrenbauer

Jahr: 2016

Laufzeit: 06.07.2015-15.01.2016

Konzeptionierung und Implementierung einer parametrisierbaren Floating Point Unit für verschiedene FPGA-basierte Zielplattformen

Für verschiedene Forschungsprojekte im Bereich der digitalen Signalverarbeitung wird im Rahmen dieser Arbeit ein dediziertes, parametrierbares Hardware-Modul für die Fließkommaberechnung auf FPGAs konzeptioniert und evaluiert.

Betreuung: Spindeldreier, Christian

Student/in: Michael Rodin

Jahr: 2015

Laufzeit: 01.06.2015-18.12.2015

Konzeptionierung und Implementierung eines Hardware-Algorithmus zur bildbasierten Eigenbewegungsschätzung

Ziel der Arbeit ist die Entwicklung und Untersuchung eines Algorithmus zur Schätzung der Kamerabewegung einer Videosequenz auf Basis von Punktkorrespondenzen.

Betreuung: Hartig, Julian

Student/in: Maximilian Krause

Jahr: 2015

Laufzeit: 08.06.2015-08.12.2015

Hardware-Implementierung und Evaluierung eines merkmalsbasierten Optischen Flusses für Fahrerassistenzsysteme

Ziel der Arbeit ist die VHDL-Implementierung eines Matching-Algorithmus auf Basis von FAST-BRIEF Merkmalen. Die gefundenen Merkmalskorrespondenzen können als dünn-besetztes optisches Flussfeld für weitere algorithmische Schritte verwendet werden.

Betreuung: Hartig, Julian

Student/in: Kevin Froese

Jahr: 2015

Laufzeit: 27.04.2015-11.11.2015

Evaluation von Pfadverlustmodellen für den Innenbereich sowie deren Eignung für gebäudespezifische Dämpfungsvorhersagen

Drahtloskommunikation innerhalb von Gebäuden wird maßgeblich von der Ausbreitung der Funksignale beeinflusst. Diese kann mit Hilfe von Pfadverlustmodellen abgeschätzt werden. Allerdings sind entsprechende Modelle für Vorhersagen im Innenbereich ungeeignet oder nicht exakt genug. Gegenstad der Arbeit ist es daher existente Modelle auf ihre Eignung hin zu untersuchen und Aussagen zur gebäudespezifischen Vorhersagbarket der Ausbreitung von Funksignalen zu treffen.

Student/in: Marco Volpini

Jahr: 2015

Laufzeit: 01.04.2015-01.10.2015

Entwicklung eines Optimierungsverfahrens zur Erzeugung von stückweise linearen Verhaltensmodellen unter Berücksichtigung von Unsicherheiten

Jahr: 2015

Laufzeit: 09.03.2015-09.09.2015

Konzeptionierung, Implementierung und Evaluierung eines FPGA basierten Frequenzlock für einen Distributed-Feedback-Laser

Für Regelung der Laserfrequenz eines Distributed Feedback Lasers wird im Rahmen dieser Arbeit eine FPGA-basierte Frequenzregelung mithilfe der Rubidium-Spektroskopie konzeptioniert und evaluiert. Dabei liegt der Fokus der Arbeit auf der automatisierten Bestimmung der Laserfrequenz mithilfe von Pattern-Matching-Algorithmen

Betreuung: Spindeldreier, Christian

Student/in: Yilin Wang

Jahr: 2015

Laufzeit: 30.03.2015-30.06.2015

Entwicklung und Analyse von Optimierungsverfahren zur Erzeugung von stückweise linearen Verhaltensmodellen

Im Rahmen dieser Arbeit sollen Verfahren zur Erzeugung und Bewertung von stückweise linearen Verhaltensmodellen entwickelt werden. Dabei sollen sowohl bekannte Optimierungsverfahren aus der Computergrafik angewendet, als auch neue Methoden entwickelt werden. Im Kontext der Entwicklung und Analyse von Optimierungsverfahren soll eine Bewertungsumgebung entwickelt werden. Die Umgebung soll die Eigenschaften bzgl. Genauigkeit und Beschleunigung der erzeugten Modelle in Abhängigkeit ihrer Abstraktionsgrade automatisiert ermitteln.

Jahr: 2015

Laufzeit: 11.11.2014-11.05.2015

Hardware Implementation and Evaluation of a Feature Extractor for Camera-based Driver Assistance Systems

In this thesis, a FAST-BRIEF feature extractor shall be implemented for FPGA.

Betreuung: Hartig, Julian

Student/in: Florian Kluger

Jahr: 2015

Laufzeit: 06.10.2014-22.04.2015

Konzipierung und Implementierung eines generischen zellulären Automaten in einer rekonfigurierbaren Architektur

Die Arbeit beinhaltet die Konzeption und die Implementierung eines generischen zellulären Automaten in einer rekonfigurierbaren Architektur.

Betreuung: Gerlach, Lukas

Student/in: Malgorzata Rechmal

Jahr: 2015

Laufzeit: 01.08.2014-26.02.2015

Implementierung von Algorithmen zur Hardwarebeschleunigung in Software-Defined Radio Systemen

Betreuung: Kock, Markus

Student/in: Mata, Petjon

Jahr: 2015

Laufzeit: 04.08.2014-04.02.2015

Konzeptionierung und Implementierung von Mikrobenchmarks zur Analyse laufzeitentscheidender Charakteristika von Mehrkernprozessoren

Zur Beurteilung relevanter Architekturentscheidungen von Mehrkernprozessoren werden in dieser Arbeit Mikrobenchmarks entwickelt, um Hardwareparameter von unterschiedlichen Prozessorklassen zu extrahieren.

Betreuung: Arndt, Jakob

Student/in: Jan Tumbrägel

Jahr: 2015

Laufzeit: 09.07.2014-09.01.2015

Implementierung und Evaluierung einer FPGA-basierten ASIP-Architektur für die Extraktion von SURF-Merkmalen

Zur beschleunigten Extraktion von SURF-Merkmalen soll der Instruktionssatz eines ASIPs erweitert werden. In dieser Arbeit wird evaluiert, in welchem Verhältnis der durch die Erweiterung entstehende zusätzliche FPGA-Ressourcenbedarf zu dem erzielten Geschwindigkeitsgewinn bei der SURF-Merkmalsextraktion steht.

Student/in: Daniel Mazarin

Jahr: 2015

Laufzeit: 19.06.2014-07.01.2015

Entwicklung, Integration und Evaluation einer drahtlosen Sensorplattform für einen Rotations-Bioreaktor

Diese Arbeit beschäftigt sich mit der Implementierung einer speziell angepassten Sensorplattform für einen Rotations-Bioreaktor zum Züchten von Gefäßen. Dabei werden vor allem hohe Anforderungen an die Sensorik (Temperatur, pH-Wert, Winkelposition etc.) und die zur Verfügung stehende Fläche gestellt.

Student/in: Nils Kornau

Jahr: 2014

Laufzeit: 28.05.2014-01.12.2014

Implementierung einer Fahrspurerkennung auf einem applikationsspezifischen Instruktionssatzprozessor

Zur Evaluierung von anwendungsspezifischen Erweiterungen eines Soft-Core-Prozessors soll ein Algorithmus zur Fahrspurerkennung implemetiert werden.

Student/in: Steffen Roskamp

Jahr: 2014

Laufzeit: 20.05.2014-20.11.2014

Implementierung und Evaluation von neuartigen Befehlssatzerweiterungen für Algorithmen zur Fußgängererkennung

Für die Erkennung von Fußgängern in Kamerabildern sollen anwendungsspezifische Erweiterungen eines Soft-Core-Prozessors implementiert und evaluiert werden.

Student/in: Kirill Baydakov

Jahr: 2014

Laufzeit: 20.05.2014-20.11.2014

Implementierung und Evaluierung einer FPGA-basierten heterogenen ASIP-Architektur für die Extraktion von SIFT-Merkmalen

Zur beschleunigten Extraktion von SIFT-Merkmalen soll eine heterogene ASIP-Architektur entwickelt werden. In dieser Arbeit wird evaluiert, ob die Kombination aus dedizierter Hardware und ASIP ausreichende Performance bei gleichzeitiger Flexibilität bietet.

Student/in: Felix Sönke Nikolaus

Jahr: 2014

Laufzeit: 20.05.2014-20.11.2014

Simulationsbasierte Evaluation des Einsatzes von Verschlüsselungsverfahren im Bereich der Niedrigenergie-Funkkommunikation

Zur gesicherten drahtlosen Datenübertragung sind Verschlüsselungsalgorithmen unerlässlich. Mit Hilfe verschiedener Mikrocontrollerplattformen und Netzwerksimulationen sollen Auswirkungen des Einsatzes von Verschlüsselungsverfahren auf drahtlose Systeme untersucht werden.

Student/in: Andreas Geisenhainer

Jahr: 2014

Laufzeit: 07.05.2014-07.11.2014

Implementierung und Inbetriebnahme einer drahtlosen Inertial Measurement Unit unter Nutzung des Bluetooth Low Energy Standards

Zur Bewegungserfassung sind sog. "Inertial Measurement Units" (IMUs) unerlässlich. Die Übertragung der erfassten Daten soll dabei drahtlos erfolgen. In dieser Arbeit soll daher eine IMU umgesetzt werden, welche Daten mittels des Übertragungsprotokolls "Bluetooth Low Energy" übermitteln kann.

Student/in: Marcus Pagels

Jahr: 2014

Laufzeit: 01.04.2014-31.10.2014

Konzeptionierung und Evaluierung eines Tool-Flows zur emulationsbasierten Analyse von Network-on-Chip-Architekturen

Durch die fortschreitende Parallelisierung von Hardwareverarbeitungseinheiten lässt sich der Verarbeitungsdurchsatz enorm steigern. Mit Aufkommen von Multi- und Manycore-Systemen geraten jedoch herkömmliche Kommunikationsbusse an ihre Grenzen. Eine Alternative hierzu stellen sog. Network-on-Chip, kurz NoC, Architekturen dar.

Betreuung: Payá Vayá, Guillermo

Student/in: Achim Schmider

Jahr: 2014

Laufzeit: 23.04.2014-31.10.2014

Untersuchung und Hardwareimplementierung von Algorithmen zur Phase-Amplitude Cross-Frequency Coupling Analyse

Die Analyse des Phase-Amplitude Cross-Frequency Coupling findet vielfältige Anwendung in der Verarbeitung von aus dem Gehirn abgeleiteten elektrischen Signalen. Die Ergebnisse dieser Analyse werden in sog. Comodulogrammen visualisiert. Ziel dieser Arbeit ist die Erstellung einer effizienten Hardwarearchitektur zur Berechnung von Comodulogrammen.

Betreuung: Kock, Markus

Student/in: Sebastian Lesse

Jahr: 2014

Laufzeit: 29.04.2014-29.10.2014

Implementierung und Evaluierung einer 24-bit Architektur für digitale Signalverarbeitung in Hörgeräten

Implementierung einer anwendungsspezifischen Architektur für die digitale Audiosignalverarbeitung. Evaluation auf Basis eines Vergleichs mit anderen Architekturen in Bezug auf Performanz, Leistungsaufnahme und Fläche.

Betreuung: Gerlach, Lukas

Student/in: Fritz Webering

Jahr: 2014

Laufzeit: 30.09.2014

Konzipierung und Implementierung von digitalen Sensorschnittstellen für eine Hochtemperatur-ASIC Demonstrationsplattform

Im Rahmen bisheriger Forschungsaktivität zur Hochtemperaturelektronik in Bohrwerkzeugen wurde eine Prozessorarchitektur erarbeitet, welche die Bohrkopfnavigation bei geothermischen Bohrungen ermöglicht. Für die Überprüfung der Funktionalität dieser Architektur wird derzeit ein Demonstrationssystem aufgebaut, welches unter anderem die zu verarbeitenden Sensordaten an den Prozessor zuführt und die Berechnungen verifiziert. Für diesen Zweck sollen in dieser Arbeit zwei alternative Schnittstellen für das Demonstrationssystem implementiert und verifiziert werden.

Student/in: Jens Schleusner

Jahr: 2014

Laufzeit: 05.05.2014-05.09.2014

Implementierung und Evaluierung von applikationsspezifischen Erweiterungen eines Soft-Core-Prozessors zur Stereosignalverarbeitung

Die Berechnung dichter Disparitätskarten soll auf einem Soft-Core ASIP implementiert werden. Anschließend sollen applikationsspezifische Anpassungen des Prozessors implementiert und evaluiert werden.

Student/in: Steven Krämer

Jahr: 2014

Laufzeit: 01.05.2014-31.08.2014

Analyse und Verminderung der Fehlerempfindlichkeit einer Hochtemperatur-Prozessorarchitektur

Elektronik von Werkzeugen für geothermische Bohrungen muss ohne Kühlung selbst bei hoher Umgebungstemperatur zuverlässig funktionieren. Insbesondere im Bereich von 150 °C bis 300 °C reduziert sich in Folge hoher Leckströme jedoch die Steuerbarkeit einzelner Transistoren um Größenordnungen, wodurch die Wahrscheinlichkeit für transiente Fehler in der integrierten Schaltung zunimmt. Darüber hinaus ist mit steigender Temperatur eine beschleunigte Alterung der Schaltung sowie erhöhte Elektromigration zu beobachten. Um die Fehlertoleranz der Bohrkopfelektronik zu untersuchen, soll im Rahmen dieser Arbeit eine bestehende 8-bit CISC-Architektur auf ihre Fehlertoleranz hin untersucht und verbessert werden.

Student/in: Stephan Bieband

Jahr: 2014

Laufzeit: 01.01.2014-31.08.2014

Implementierung und Evaluation von Adaptiven Beamforming-Algorithmen für Hörgerätesysteme

In dieser Masterarbeit werden mehrere Audioalgorithmen zur richtungsabhängigen adaptiven Filterung von Audiosignalen ( sogenannte Beamformer) auf verschiedenen Hardwarearchitekturen implementiert.

Betreuung: Payá Vayá, Guillermo; Gerlach, Lukas

Student/in: Shuang Liu

Jahr: 2014

Laufzeit: 18.06.2014-29.07.2014

Aufbau, Integration und Programmierung einer PC-unabhängigen Steuereinheit zur Ansteuerung und Auswertung medizinischer Sensoren

Im Rahmen dieser Arbeit wurde ein ersten PC-unabhängiger Prototyp einer Steuereinheit für Bioreaktoren entwickelt.

Student/in: Wahalla, Marc

Jahr: 2014

Laufzeit: 11.01.2014-11.06.2014

Implementierung eines MMSE-basierten Rauschreduktions-Algorithmus für Hörgeräte-Systeme

Anhand einer Referenzimplementierung soll ein MMSE-basierter Rauschreduktionsalgorithmus in die IMS Matlab Hearing Aid Toolbox integriert, ein Vergleich mit vorhandenen Rauschreduktionsalgorithmen durchgeführt, eine Evaluation anhand verschiedener Filterbanken und eine Fixpunktimplementierung vorgenommen werden.

Betreuung: Seifert, Christopher

Student/in: Guida, Maurizio

Jahr: 2014

Laufzeit: 20.12.2013-22.04.2014

Verfahren zum Finden von optimalen Repeaterpositionen in zyklenförmigen Netzwerken

Student/in: Bieband, Stephan

Jahr: 2014

Laufzeit: 27.09.2007-01.04.2014

RAPANUI: Rapid Prototyping for Media Processor Architecture Exploration

Betreuung: Payá Vayá, Guillermo

Student/in: Bieband, Stephan

Jahr: 2014

Laufzeit: 29.08.2005-01.04.2014

Implementierung eines Ansatzes zur Berechnung der effektiven Kapazität für Mehrfachtreibernetze

Student/in: Bieband, Stephan

Jahr: 2014

Laufzeit: 27.09.2007-01.04.2014

RAPANUI: Rapid Prototyping for Media Processor Architecture Exploration

Betreuung: Payá Vayá, Guillermo

Student/in: Bieband, Stephan

Jahr: 2014

Laufzeit: 29.08.2005-01.04.2014

Werkzeug zur Globalverdrahtung

Student/in: Bieband, Stephan

Jahr: 2014

Laufzeit: 13.11.2007-01.04.2014

Entwicklung von Verdrahtungsstrategien zur ausfallsicheren Verdrahtung

Student/in: Bieband, Stephan

Jahr: 2014

Laufzeit: 27.09.2007-01.04.2014

Gleichungsdefinition zur abstraktionslevelunabhängigen Komplexitätsbestimmung integrierter Schaltkreise

Student/in: Bieband, Stephan

Jahr: 2014

Laufzeit: 08.11.2006-01.04.2014

Modellierung und Optimierung von Power/Ground Netzwerken im 3D-Floorplanning.

Student/in: Bieband, Stephan

Jahr: 2014

Laufzeit: 16.10.2012-01.04.2014

An Approach to Develop Key Performance Indicators for Chip Design Projects Considering Sensitivity

Student/in: Sanchez, Pedro

Jahr: 2014

Laufzeit: 01.12.2008-01.04.2014

Hast du Spaß an analogen Schaltungen? Wolltest du schon immer Wissen, wie man sie simuliert?

Jahr: 2014

Laufzeit: 18.03.2012-10.02.2014

Korrelationsanalyse von neuronalen Aktivitätsmustern

Betreuung: Payá Vayá, Guillermo

Student/in: Rechmal, Malgorzata

Jahr: 2014

Laufzeit: 27.05.2013-29.01.2014

Implementierung und Evaluation eines Low Overhead Temperatur Sensor Moduls auf einem FPGA

Student/in: Zhang, Chao

Jahr: 2014

Laufzeit: 29.08.2013-29.01.2014

Konzipierung einer Designmethodologie für fehlertolerante Hochtemperatur-ASICs

Student/in: Lukas Gerlach

Jahr: 2014

Laufzeit: 03.04.2013-03.01.2014

Entwicklung eines Verfahrens zur effizienten Modellgenerierung von stückweise linearen HDL-Modellen für eine beschleunigte Mixed-Signal-Simulation

Jahr: 2014

Laufzeit: 02.07.2013-02.01.2014

Konzeption und Inbetriebnahme einer RISC-basierten, mobilen Hardware-Plattform zur echtzeitfähigen Bewegungssonifikation

Student/in: Krüger, Benjamin

Jahr: 2013

Laufzeit: 28.03.2013-25.10.2013

Implementierung und Optimierung von Algorithmen zur Audiosignal-Klassifikation auf einer heterogenen Prozessorarchitektur

Jahr: 2013

Laufzeit: 01.01.2012-01.08.2013

Untersuchung und Implementierung eines dedizierten Hardware-Moduls zur Orientierungsschätzung basierend auf Inertialsensordaten

Student/in: Spindeldreier, Christian

Jahr: 2013

Laufzeit: 09.11.2012-05.06.2013

Graphische Benutzeroberfläche (GUI) für ein Werkzeug zum Chipentwurf.

Jahr: 2013

Laufzeit: 01.12.2012-30.04.2013

Untersuchung und Implementierung von Soundsynthese-Algorithmen auf einem applikationsspezifischen Prozessor

Jahr: 2013

Laufzeit: 30.10.2012-29.04.2013

Portierung einer Anwendung zur interaktiven Sonifikation von Bewegungsdaten auf eine mobile Cortex A8 Hardware-Plattform

Jahr: 2013

Laufzeit: 15.10.2012-02.04.2013

Untersuchung und Verbesserung der Genauigkeit der Rechenoperationen in der Bibliothek für affine Arithmetik im AMV-Simulator

Student/in: Hopp, Joshua

Jahr: 2013

Laufzeit: 14.03.2013

Simulationsbasierte Evaluation der Eignung des ZigBee-Funkstandards zum Einsatz im Bereich der Gebäudeautomatisierung

Mit Hilfe des Netzwerksimulators OMNeT++ soll simulativ analysiert werden, wie gut sich der Standard "ZigBee" zur Gebäudeautomatisierung eignet.

Jahr: 2013

Laufzeit: 23.05.2012-07.02.2013

Implementierung und Evaluierung von Befehlssatzerweiterungen zur Beschleunigung der Sound-Synthese auf einem Nios II Prozessor

Jahr: 2012

Laufzeit: 03.05.2012-19.12.2012

Konzeption und Evaluation einer generischen, dedizierten Hardware-Architektur zur Erzeugung von Multiskalen-Bildern

Jahr: 2012

Laufzeit: 01.11.2012

Implementierung und Evaluierung eines Fixpunkt Kalman-Filters zur Sensordatenfusion von Inertialsensoren

Jahr: 2012

Laufzeit: 03.05.2012-12.10.2012

Implementierung einer generischen Datenstruktur für die Umwandlung von Netzlistenformaten

Student/in: Baron, Jost

Jahr: 2012

Laufzeit: 17.09.2012

Emulation und Evaluation einer 8-bit RISC-Architektur mit anschließender Synthese in einer Hochtemperatur-SOI Technologie

Jahr: 2012

Laufzeit: 12.01.2012-04.09.2012

Konzipierung, Implementierung und Inbetriebnahme eines drahtlosen Inertialsensormoduls

Jahr: 2012

Laufzeit: 22.02.2012-04.09.2012

Konzeption und Implementierung quantitativer Analysen zur Bewertung von Elastographie-Daten

Jahr: 2012

Laufzeit: 02.01.2012-08.06.2012

Software-Programmierung und -Wartung (Skripte, C++, OpenCL)

Jahr: 2012

Laufzeit: 17.02.2012-23.05.2012

Konzeption und Implementierung eines Hardware-Moduls zur Echtzeit-Frequenz-Analyse von Audio-Signalen

Jahr: 2012

Laufzeit: 20.12.2011-20.04.2012

Entwicklung einer generischen Schnittstelle für Analogsimulatoren zur Simulationssprache SystemC

Jahr: 2012

Laufzeit: 01.08.2008-21.03.2012

Implementierung und Optimierung einer Applikation zur echtzeitfähigen Bewegungssonifikation auf einem Softcore-Prozessor

Student/in: Bartels, Christopher

Jahr: 2012

Laufzeit: 01.08.2011-06.03.2012

FPGA-basierte Hardware-Architektur zur echtzeitfähigen bildbasierten Fußgängerklassifikation mittels AdaBoost

Jahr: 2012

Laufzeit: 01.02.2012

Konzeption und Implementierung einer Applikation zur echtzeitfähigen Bewegungssonifikation auf einer heterogenen RISC / DSP Plattform

Jahr: 2011

Laufzeit: 01.07.2011-29.11.2011

Konzeptionierung und Implementierung eines Low-Power-Protokollstacks für Wireless Sensor Networks

Student/in: Arndt, Jakob

Jahr: 2011

Laufzeit: 11.04.2011-27.10.2011

Evaluation von energieeffizienten, adaptiven und zuverlässigen Routingalgorithmen zum Einsatz in drahtlosen Sensornetzwerken

Mit Hilfe des Netzwerksimulators OMNeT++ sollen verschiedene Routingverfahren für drahtlose Netzwerke auf ihre energetischen Eigenschaften hin untersucht werden.

Jahr: 2011

Laufzeit: 15.06.2011-27.10.2011

Delphi/C++ Software-Entwicklung und Inbetriebnahme eines SAR-Demonstrationssystems

Student/in: Stumpp, Andy

Jahr: 2011

Laufzeit: 01.09.2011

Untersuchung und Implementierung eines hierarchischen Optimierungsal-gorithmus für 3D-Floorplans.

Jahr: 2011

Laufzeit: 04.02.2011-04.08.2011

Erweiterung einer Datenstruktur zur Verwaltung von 3D-Floorplans um die Darstellung von unterschiedlich geformten orthogonalen Makroblöcken

Jahr: 2011

Laufzeit: 25.01.2011-25.07.2011

Vergleich eines exakten Verfahrens für das ressourcenbeschränkte Projekt-Scheduling-Problem mit einer heuristischen Implementierung

Student/in: Minks, Sebastian

Jahr: 2011

Laufzeit: 01.12.2010-31.05.2011

Untersuchung von Model-Order-Reduction-Techniken für Zustandsraummodelle analoger Schaltungsblöcke

Student/in: Boukricha, Heithem

Jahr: 2011

Laufzeit: 28.10.2010-06.05.2011

ASIP-spezifische Implementierung von Algorithmen zur Extraktion von Audio-Merkmalen

Student/in: Huang, Ji

Jahr: 2011

Laufzeit: 01.11.2010-02.05.2011

Implementierung und Adaption von prädiktiven blockbasierten Bewegungs-schätzern für den Einsatz im Automobil

Student/in: Ysker, Sven

Jahr: 2011

Laufzeit: 25.04.2011

Grafik-Coprozessoren zur parallelen Algorithmenverarbeitung

Student/in: Mörschbach, Jonas

Jahr: 2011

Laufzeit: 01.12.2010-01.04.2011

Konzeptionierung und Evaluation eines RISC-Befehlssatzes für die Berechnung von Bewegungsvektoren auf konfigurierbaren ASIPs

Student/in: Liem, Ming Wei

Jahr: 2011

Laufzeit: 25.03.2011

Konzeption und Implementierung eines Sonifikations-Moduls zur klanglichen Darstellung von Bewegungsdaten

Student/in: Bartels, Christopher

Jahr: 2011

Laufzeit: 06.05.2010-28.01.2011

Integration einer FSM-basierten Verarbeitungseinheit in eine Real-Time Netzwerkprozessor-Plattform mit Hilfe eines FPGAs

Student/in: Wiebking, Sebastian

Jahr: 2010

Laufzeit: 17.05.2010-13.12.2010

Konzeptionierung und Implementierung eines Parallelisierungskonzepts zur Berechnung von dichten Disparitätsfeldern zur 3D-Rekonstruktion auf Graphics Processing Units

Student/in: Mentzer, Nico

Jahr: 2010

Laufzeit: 05.05.2010-24.11.2010

Konzeptionierung und Evaluation eines Anwendungsspezifischen Instruktionssatzes zur Berechnung von dichten Disparitätsfeldern auf konfigurierbaren ASIPs

Student/in: Cholewa, Fabian

Jahr: 2010

Laufzeit: 02.11.2009-22.11.2010

Analyse und Implementierung dedizierter mathematischer Funktionseinheiten zur Erweiterung einer Mikrokontroller-Architektur

Student/in: Wang, Yuqin

Jahr: 2010

Laufzeit: 28.04.2010-28.10.2010

Konzeption und Evaluation von Instruktionssatzerweiterungen zur Optical-Flow-Berechnung für einen ASIP

Student/in: Wolpers, Kristian

Jahr: 2010

Laufzeit: 31.05.2010-28.10.2010

VHDL-Implementierung des MFCC-Algorithmus zur Audiomerkmalsextraktion

Student/in: Dürre, Jan

Jahr: 2010

Laufzeit: 22.03.2010-30.09.2010

Konzeption und Implementierung einer Anwendung zur grafischen Darstellung von Bewegungsparametern auf Smartphones

Student/in: König, Jannis

Jahr: 2010

Laufzeit: 06.05.2010-06.09.2010

Erweiterung der Ressourcen-Allokation bei Chipdesignprozessen auf multiple Ressourcen

Student/in: Sohn, Marc-Philipp

Jahr: 2010

Laufzeit: 03.05.2010-02.09.2010

Analyse und Implementierung von Approximationen elementarer mathematischer Funktionen

Student/in: Deng, Di

Jahr: 2010

Laufzeit: 09.02.2010-09.08.2010

Entwicklung und Inbetriebnahme eines LCD-Adapterboards für einen FPGA-basierten Echtzeit Video-Demonstrator

Jahr: 2010

Laufzeit: 01.11.2009-11.06.2010

Integration und Verifikation von Compileroptimierungen zu Speicher-Management und Code-Generierung für eine spezielle Prozessor-Einheit

Student/in: Leibold, Christian

Jahr: 2010

Laufzeit: 01.12.2009-21.05.2010

Entwicklung einer Programmumgebung zur automatischen Generierung stückweise linearer Bauelementmodelle

Student/in: Ott, Alexander

Jahr: 2010

Laufzeit: 03.11.2009-03.05.2010

Entwurf eines MOSFET-Modells unter Verwendung affiner Arithmetik

Student/in: Scharf, Oliver

Jahr: 2010

Laufzeit: 01.04.2010

Simulationsbasiertes Verfahren zur Schätzung der dynamischen Verlustleistung digitaler Schaltungen

Student/in: Bahadir, Fatih

Jahr: 2010

Laufzeit: 16.03.2010

Implmentierung und Evaluation aktueller Merkmalsextraktionsalgorithmen der bildbasierten Objekterkennung

Student/in: Whalley, Simon

Jahr: 2010

Laufzeit: 11.06.2009-11.02.2010

Kräftebasiertes Platzierungswerkzeug mit lokal veränderlicher Platzierungsdichte

Student/in: Teschke, Robin

Jahr: 2009

Laufzeit: 29.06.2009-29.12.2009

Entwicklung einer Software für die Optimierung, Analyse, und Anordnung des Instruktionscodes einer FSM-basierten Netzwerkprozessoreinheit

Student/in: Wiebking, Sebastian

Jahr: 2009

Laufzeit: 08.06.2009-21.12.2009

Konzeption und VHDL-Implementierung einer Rektifizierungseinheit für Stereo-Kamera-Bilder

Student/in: Liem, Ming Wei

Jahr: 2009

Laufzeit: 11.06.2009-11.12.2009

Design und Evaluation eines konfigurierbaren Timeout-Managers als spezialisierte Hardwareeinheit für einen Netzwerkprozessor

Student/in: Langner, Martin

Jahr: 2009

Laufzeit: 08.04.2009-08.10.2009

Programmierung, Optimierung und Evaluation einer Mulit-Core-Architektur aus FSM-gesteuerten Netzwerkprozessorkernen

Student/in: Leibold, Christian

Jahr: 2009

Laufzeit: 08.04.2009-08.10.2009

Konzeption und VHDL-Implementierung einer Hardware-Architektur zur vergleichsbasierten Auswertung von Winkelverteilungsräumen

Student/in: Tarnowsky, Andreas

Jahr: 2009

Laufzeit: 01.04.2009-13.08.2009

Simulation, Modellierung und Evaluation einer FSM-basierten Netzwerkprozessor-Architektur

Student/in: Nowosielski, Rochus

Jahr: 2009

Laufzeit: 05.03.2008-27.06.2009

Analyse der Hardware-Anforderungen für die Verarbeitung der höheren Protokollschichten in aktuellen Interconnect-Technologien

Student/in: Nowosielski, Rochus

Jahr: 2009

Laufzeit: 15.10.2008-12.06.2009

Untersuchung von Sampling-Verfahren zur statistischen Modellierung von digitalen Standardzellen

Student/in: Wang, Qin

Jahr: 2009

Laufzeit: 25.11.2008-02.06.2009

Evaluation von Ansätzen zur beschleunigten Berechnung linearer Gleichungssysteme mit Hilfe paralleler Verfahren

Student/in: Bahadir, Fatih

Jahr: 2009

Laufzeit: 18.11.2008-26.05.2009

Entwicklung einer Software für die Kompilierung und Optimierung von Instruktionscode einer FSM-basierten Netzwerkprozessoreinheit

Student/in: Mangelsen, Nils

Jahr: 2009

Laufzeit: 15.01.2009-15.05.2009

Konzeption und Implementierung einer Hardware/Software-Schnittstelle zur parallelen Taskverarbeitung auf einer modularen Coprozessorarchitektur

Student/in: Schmädecke, Ingo

Jahr: 2009

Laufzeit: 07.07.2008-16.01.2009

Design und Evaluierung einer Hochleistungs-Vektorprozessor-Speicherarchitektur für CNN-basierte Szenenanalysesalgorithmen

Die Aufgabe in dieser Arbeit ist es, die Speicherstrukturanforderungen eines vordefinierten CNN-Algorithmus zu bewerten. Auf Basis dieses Profilings sollen verschiedene Ansätze zur Steigerung der Leistungsfähigkeit des am Institut für Mikroelektronische Systeme entwickelten Speichersystems des VPRO Vektorprozessors entworfen und evaluiert werden.

Betreuung: Nolting, Stephan

Student/in: Somer Kelef

Jahr: 2019

Portierung und Optimierung einer Vektorprozessorarchitektur für die dSPACE MicroAutoBox zur Szenenanalyse im Bereich der Fahrerassistenzsysteme

Die Aufgabe dieser Arbeit ist es, den am Institut entwickelten Vektorprozessor auf die dSPACE MicroAutoBox Rapid-Prototyping-Plattform für automotive Anwendungen zu portieren. Neben dem Aufsetzen der Toolchain soll der Prozessor für das verwendete Xilinx Kintex FPGA optimiert werden.

Betreuung: Nolting, Stephan

Jahr: 2019

Evaluation und Optimierung einer Transport Triggered Architecture für den Einsatz von Synthetic-Aperture-Radar-Algorithmen

Betreuung: Niklas Rother, M.Sc.

Student/in: Leonard Mätzner

Jahr: 2023

Implementierung eines automatischen Tools zur effizienten Abbildung von CNNs auf eine Vektorprozessorarchitektur

Die Aufgabe dieser Arbeit besteht darin, ein CNN-Mapping-Tool zu implementieren, das eine allgemeine CNN-Beschreibung (z. B. für Tensorflow) als Eingabe verwendet und den entsprechenden C-Code für den VPRO-Prozessor erzeugt.

Betreuung: Payá Vayá, Guillermo; Nolting, Stephan

Student/in: Xingrui Li

Jahr: 2020

Implementation and Evaluation of a Vector-Co-Processor Unit for Efficient Processing of Video-Based Advanced Driver Assistance Systems

Basierend auf früheren Arbeiten soll in dieser Arbeit eine bestehende Instruction-Set-Architektur (ISA) für eine Xilinx Virtex-6 FPGA ml605 Plattform implementiert werden.

Betreuung: Hartig, Julian; Nolting, Stephan

Student/in: -

Jahr: 2018

Implementierung und Evaluierung einer FPGA-basierten ASIP-Architektur für die Extraktion von FAST-BRIEF-Bildmerkmalen

Zur beschleunigten Extraktion von FAST-BRIEF-Bildmerkmalen soll der Instruktionssatz eines ASIPs erweitert werden. In dieser Arbeit wird evaluiert, in welchem Verhältnis der durch die Erweiterung entstehende zusätzliche FPGA-Ressourcenbedarf zu dem erzielten Geschwindigkeitsgewinn bei der Bildmerkmalsextraktion steht.

Student/in: Karsten Große

Echtzeitfähiges Verfahren zur Kollisionswarnung für eingebettete bildbasierte Fahrerassistenzsysteme

Betreuung: Christian Banz, M.Sc.

Jahr: 2014

Optimierung und Implementierung einer modellbasierten Bewegungsschätzung für videobasierte Fahrerassistenzsysteme

Betreuung: Gregor Schewior, M.Sc.

Jahr: 2014

Implementation of a Matlab Simulink Toolbox for Simulation and Evaluation of Dedicated Streaming-Architectures for Hearing Aid Signal Processing Algorithms

Betreuung: Christopher Seifert

Jahr: 2014

Echtzeitbetriebssystem für FPGA-basierten BUS-Controller

Für die echtzeitfähige Steuerung eines komplexen physikalischen Experiments soll das Echtzeitbetriebssystem RTEMS-5 auf einen Intel SoC-FPGA-basierten BUS-Controller portiert werden. Dafür muss ein Board-Support-Package erstellt werden, sowie vorhandene Linux-Treiber und Anwendungen portiert werden.

Betreuung: Spindeldreier, Christian

Student/in: Klemens Konhäuser

Jahr: 2018

Laufzeit: 15.10.2018-

Simulationsbasierte Analyse und Optimierung von Systemparametern eines Powerline-20Kommunikationssystems

Jahr: 2016

Konzeptionierung und Implementierung einer FPGA-basierten Architektur für das Finden korrespondierender Bildmerkmale in Stereobildpaaren

Zum Finden korrespondierender SIFT-Bildmerkmalen in Stereobildpaaren können verschiedene Matching-Algorithmen Anwendung finden. In dieser Arbeit ist ein für diese Applikation passender Matching-Algorithmus zu identifizieren und diesen auf einer FPGA-basierten Architektur zu implementieren.

Student/in: Nicolai Behmann

Implementierung und Evaluierung eines FPGA basierten System on a programmable Chip zur Frequenzregelung eines Distributed-Feedback-Laser

Jahr: 2016

Untersuchung von Fehlertoleranzmechanismen für FPGA-basierte Systeme zur Laserfrequenzbestimmung

Jahr: 2016

Evaluation, simulationsbasierte Analyse und Optimierung von “Visible Light Communication“ im Kontext von Gebäudeautomatisierung

Betreuung: Daniel Pfefferkorn, M.Sc.

Jahr: 2016

Implementierung und Modellierung exemplarischer Blöcke der Signalverarbeitung zur Entwurfsraumexploration

Betreuung: Julian Hartig, Dipl.-Ing.

Student/in: Henrik Heymann

Jahr: 2016

Erweiterung und Analyse von Verfahren zur Berücksichtigung von Eingangserregungen in Form von Rampenfunktionen für eine beschleunigte Mixed-Signal- Simulation

Betreuung: Divanbeigi, Sara

Jahr: 2019

Implementierung und Evaluation eines bewegungskompensierten Deflickerverfahrens auf einer ASIP-Architektur

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2016

Konzeption, Implementierung und Evaluation eines Neuronalen Netzes zur Klassifikation von Verkehrszeichen

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2016

Extraktion und Deskription von Bildmerkmalen mit dem KAZE / A-KAZE Algorithmus auf dem Tensilica Vision P5 Prozessor

Betreuung: Nico Mentzer, Dipl.-Ing.

Jahr: 2016

Konfigurierbarer Instruktionssatz eines angepassten ASIPs zur Detektion von SURF- Bildpunkten und Extraktion von DAISY-Deskriptoren

Betreuung: Nico Mentzer, Dipl.-Ing.

Jahr: 2016

Entwurf und Evaluation eines TTA-basierten ASIP für die Extraktion von SIFT-Merkmalen

Betreuung: Nicolai Behmann, M.Sc.

Student/in: Jens Schleusner, B.Sc.

Jahr: 2016

Implementierung und Evaluation eines Structure from Motion-Algorithmus zur 3D-Rekonstruktion aus monokularen Videoströmen

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2016

Evaluation der Leistungsfähigkeit eines VLIW-SIMD Signalprozessors für Speech-Enhancement-Algorithmen

Ein Speech-Enhancement-Algorithmus soll in dieser Arbeit implementiert und evaluiert werden. Die zu evaluierende Prozessorarchitektur ist der am diesem Institut entwickelte VLIW-SIMD Signalprozesso

Betreuung: Gerlach, Lukas

Student/in: Frederik Scholz

Jahr: 2015

Laufzeit: 01.04.2015-

Heterogene CPU/GPU Implementierung und Evaluation des Semi-Global Matching Algorithmus auf einem Mobil-Prozessor SoC

Betreuung: Jakob Arndt, Dipl.-Ing.

Jahr: 2016

Analyse und Evaluation eines binauralen Lokalisationsalgorithmus auf einem VLIW-SIMD Prozessor

Betreuung: Lukas Gerlach, M.Sc.

Jahr: 2016

Implementierung und Evaluation einer Fuÿgängererkennung auf einem heterogenen RISC-FPGA-SoC mittels High-Level Synthese

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2016

Implementierung und Evaluierung eines generischen Datenpfades für einen VLIW-SIMD Hörgeräteprozessor

Betreuung: Lukas Gerlach, Dipl.-Ing.

Student/in: Moritz Weißbrich

Jahr: 2016

Implementierung und Evaluation eines Spracherkennungsalgorithmus auf einem VLIW-SIMD Signalprozessor

Ein Spracherkennungsalgorithmus soll in dieser Arbeit implementiert und evaluiert werden. Die zu evaluierende Prozessorarchitektur ist der am diesem Institut entwickelte VLIW-SIMD Signalprozessor.

Betreuung: Gerlach, Lukas

Student/in: Steven Krämer

Jahr: 2015

Laufzeit: 01.04.2015-

Emulationsbasierte Simulation des Kommunikationsverhaltens eines parallelen Fahrerassistenzalgorithmus auf einem Manycore-NoC

Betreuung: Jakob Arndt, M.Sc.

Jahr: 2016

Konzeption, Implementierung und Evaluation einer echtzeitfähigen 3D-Umfeldwahrnehmung für industrielle Roboter

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2018

Implementierung eines FPGA-basierten Systems zur Charakterisierung von Speicherbausteinen

Betreuung: Stephan Nolting, Dipl.-Ing.

Jahr: 2018

Konzeption, Implementierung und Evaluation einer Kompression von trainierten Modellen des Maschinellen Lernens

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2018

Evaluation von Pfadverlustmodellen für den Innenbereich sowie deren Eignung für gebäudespezifische Dämpfungsvorhersagen

Die Wellenausbreitung innerhalb von Gebäuden unterscheidet sich stark von der Ausbreitung im Freiraum. Gängige Modelle sollen im Rahmen dieser Arbeit mit Hilfe von Messdaten auf ihre Genauigkeit und Anwendbarkeit analysiert werden.

Student/in: Cornelius, Malte

Jahr: 2013

Laufzeit: 22.01.2013-

Implementation of a Sound Source Localization Algorithm on an ASIP for Hearing Devices

Betreuung: Christopher Seifert, M.Sc.

Jahr: 2018

Implementierung und Optimierung einer Fehlerkorrekturanwendung auf Basis einer Transport- Triggered-Prozessorarchitektur

Betreuung: Moritz Weißbrich, M.Sc.

Jahr: 2018

Automatisierte Generierung von Simulations- und Mikrocontrollercode zur Analyse von Netzwerkprotokollen

Mit Hilfe von Netzwerksimulationen lässt sich das dynamische Verhalten eines Funknetzwerks gut vorhersagen. Der Simulationscode muss allerdings immer an den Plattform-Code angepasst werden bzw. umgekehrt. In dieser Arbeit soll untersucht werden, ob eine automatisierte Ableitung einer Code-Beschreibung möglich ist.

Jahr: 2013

Laufzeit: 22.01.2013-

Design of a Scalable Application-Specific Architecture for Time-Domain Based SAR Imaging Autofocus

Betreuung: Christian Fahnemann, M.Sc.

Jahr: 2018

Konzeption, Training und Evaluation eines Convolutional Neural Network zur kamerabasierten Objekterkennung

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2018

Implementierung eines VLIW-MIPS-Prozessors für Hochtemperaturanwendungen mit Compilerunterstützung

Betreuung: Stephan Nolting, Dipl.-Ing.

Student/in: Sven Gesper, M.Sc.

Jahr: 2018

Optimierung und Parallelisierung eines Algorithmus zur Tiefenschätzung für eine massiv-parallele Vektor-Prozessorplattform

Betreuung: Stephan Nolting, Dipl.-Ing.

Jahr: 2018

Implementierung und Optimierung eines MIPS-basierten Soft-Core-Prozessorsystems zur Verkehrszeichenerkennung

Betreuung: Stephan Nolting, Dipl.-Ing.

Jahr: 2018

Evaluierung und Optimierung anwendungsspezifischer Prozessorarchitekturen für digitale Hörgeräte auf Basis akustischer Beamforming Algorithmen

Betreuung: Lukas Gerlach, Dipl.-Ing.

Student/in: Jens Karrenbauer, B.Sc.

Jahr: 2018

Verbesserung der zeitlichen Korrelation eines Verlustleistungsmodells für einen RISC-Prozessor

Im Rahmen der Forschungsarbeiten zur Verlustleistungsmodellierung soll ein vorhandenes Modell für die Verlustleistung eines RISC-Prozessors hinsichtlich seiner zeitlichen Korrelation zum Verlustleistungsverlauf der Gatter-Simulation verbessert werden.

Student/in: Tim Baumgart

Entwurf und Evaluation eines TTA-Bildverarbeitungsprozessors für ein FPGA-basiertes SoC

Betreuung: Jens Schleusner, M.Sc.

Student/in: Simon Klein, B.Sc.

Jahr: 2018

Bildbasierte Detektion bewegter Bälle für die echtzeitfähige Anwendung in der Sportanalyse

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2018

Entwicklung von Benchmarks für Multicore-Prozessoren zur Performance-Prädiktion von Fahrerassistenz-Algorithmen mit MPAL

Betreuung: Jakob Arndt, Dipl.-Ing.

Jahr: 2018

Conception, Implementation and Evaluation of an Application for assisted Labeling of Training Data for Machine Learning

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2018

Implementierung und Evaluation von 3D-Segmentierungs- und Rekonstruktionsalgorithmen auf Basis eines Time-of-Flight-Kamerasystems

Betreuung: Jens Schleusner, M.Sc.

Jahr: 2018

Implementierung und Evaluation von Videoverarbeitungsalgorithmen hochautomatisierter Fahrassistenzsysteme in einer virtuellen Testumgebung

Betreuung: Jens Schleusner, M.Sc.

Jahr: 2018

Simulation und Bestimmung des Einflusses von Strahlung auf das Verhalten von CMOS-Bausteine hinsichtlich ihrer Strahlungshärte

Die Zuverlässigkeit von moderner Elektronik muss bestimmte Anforderungen erfüllen, damit die dauerhafte Funktionalität trotz Umwelteinflüssen gewährleistest werden. Diese elektronischen Bauteile werden heutzutage in vielerlei Bereiche verwendet wie z. B in der Medizintechnik, in der Luft- und Raumtechnik und in der Forschung. In diesen Anwendungsbereichen werden elektronische Komponenten in einer besonderen Umgebung betrieben, in der besonders hohe Strahlung herrscht.

Jahr: 2020

Implementierung und Evaluation von Sensorfusionsalgorithmen auf echtzeitfähigen Wireless-MCUs

Betreuung: Nils Stanislawski, M.Sc.

Jahr: 2018

Konzeptionierung, Implementierung und Evaluation eines Algorithmus zur Berechnung einer synthetischen Vogelperspektive für Fahrerassistenzsysteme

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2018

Entwicklung und echtzeitfähige Implementierung einer dynamischen extrinsischen Kalibrierung der Fahrzeugfrontkamera zur Straÿenebene

Betreuung: Jakob Arndt, Dipl.-Ing.

Jahr: 2018

Analysis and Adaptation of a Massive Parallel Vector Processor Architecture for an Optimal Utilisation of the Hardware Structure of an Intel Arria 10 FPGA

Betreuung: Stephan Nolting, Dipl.-Ing.

Jahr: 2018

Entwicklung von Inline-Profiling Methoden zur erweiterten Analyse des Laufzeitverhaltens paralleler Fahrassistenzalgorithmen

Um das nicht-deterministische Laufzeitverhalten von parallelen Programmen zu analysieren, werden bereits entwickelte Biblitoheksschnittstellen um Profiling-Methoden erweitert.

Betreuung: Arndt, Jakob

Student/in: Lefherz, Tile

Jahr: 2013

Laufzeit: 09.12.2013-

Implementation and Evaluation of Convolutional Neural Networks on Mobile GPUs

Jahr: 2018

Implementation and Evaluation of 3D Object Segmentation and Tracking Algorithms for heterogeneous Sensor Data Fusion

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2018

Konzipierung, Implementierung und Verifikation einer drahtlosen Kommunikationsschnittstelle für medizinische Sensorplattformen

Im Rahmen dieser Arbeit wird eine drahtlose angebundene Kontrolleinheit für die Ansteuerung von Sensoren zur Überwachung von organischen Wachstumsprozessen in Bioreaktoren entwickelt und in Betrieb genommen.

Student/in: Wahalla, Marc

Jahr: 2013

Laufzeit: 27.11.2013-

Implementation and Evaluation of a Feature Extraction Computer Vision Algorithm for Horizontal and Vertical SIMD Vector Processors

Betreuung: Moritz Weißbrich, M.Sc.

Jahr: 2018

Conception, Training and Evaluation of Algorithms for Classification of Medical Data

Betreuung: Simon Klein, M.Sc.

Jahr: 2018

Untersuchung der Möglichkeiten zur drahtlosen Informationsübertragung in Bohrschlämmen

Zur Orientierung unter Tage werden zahlreiche Sensoren eingesetzt. Deren Daten müssen ausgewertet und an die Oberfläche weitergeleitet werden, um das eingesetzte Werkzeug entsprechend nachzuführen.

Student/in: Marco Volpini

Jahr: 2014

Laufzeit: 15.04.2014-

Implementation and Evaluation of an LLVM based Compiler for an Application-Specific-Instruction-Set Processor for rapid Software Development

Betreuung: Fabian Stuckmann, M.Sc.

Jahr: 2020

Konzeption, Training und Evaluation approximativer Neuronaler Netze zur Objekterkennung

Betreuung: Nicolai Behmann, M.Sc.

Jahr: 2020

Implementierung, Verifikation und Evaluation eines Mess-Moduls für medizinische Sensorplattformen

Diese Arbeit beschäftigt sich mit der Inbetriebnahme von chemischen Sensoren für die Überwachung von organischen Wachstumsvorgängen in Bioreaktoren. Der Fokus wird dabei vor allem auf die Temperatur und den pH-Wert gelegt.

Student/in: Neu, Lothar

Jahr: 2013

Laufzeit: 20.12.2013-

Evaluierung und Optimierung einer ASIP-Architektur für eine Dynamikbereichskomprimierung in Digitalen Hörhilfen

Betreuung: Jens Karrenbauer, M.Sc.

Jahr: 2020

Low Power Design Methodologies for ASIP-Based Hearing Aid Systems using a 22nm FD-SOI Technology

Betreuung: Jens Karrenbauer, M.Sc.

Jahr: 2020

Entwicklung, Integration und Evaluation einer elektro-chemischen Biosensor-Einheit für Bioreaktoren

Dies Arbeit beschäftigt sich mit dem Aufbau einer spezialisierten Messeinheit auf Basis von elektro-chemischen Sensoren. Mit dieser Messeinheit sollen organische Wachstumsvorgänge in medizinischen Bioreaktoren überwacht werden.

Student/in: Nils Stanislawski

Implementation and Optimization of a Complex Filter System on an ASIP Architecture

Betreuung: Jens Karrenbauer, M.Sc.

Jahr: 2020

Entwurf, Implementierung und Evaluation eines Hardwarebeschleunigers für Neuronale Faltungsnetze auf einem FPGA-SoC

Betreuung: Simon Klein, M.Sc.

Student/in: Julian Drewljau, B.Sc.

Jahr: 2020

Simulation und Evaluation eines drahtlosen Sensorsystems zur Erfassung der Bohrstrangdynamik über Tage

Bohrvorgänge sollen zunehmend automatisiert werden, um Arbeiter vom Gefahrenbereich nahe des Bohrlochs fernhalten zu können. Damit eine optimale Steuerung vorgenommen werden kann, muss das dynamische Verhalten des Bohrstrangs erfasst und weitergeleitet werden.

Student/in: Mörschbach, Jonas

Jahr: 2013

Laufzeit: 11.12.2013-

Compression of Deep Convolutional Neural Networks for Efficient Inference on Vector Processors

Betreuung: Gia Bao Thieu, M.Sc.

Jahr: 2020

Optimization of the Accuracy-Energy Trade-Off of Approximate Egomotion Estimation Using Genetic Algorithms

Betreuung: Moritz Weißbrich, M.Sc.

Jahr: 2020

Spezialisierung und Evaluierung einer TTA-basierten Prozessor- plattform für die Anwendung in elektronischen Schließsystemen

Betreuung: Moritz Weißbrich, M.Sc.

Jahr: 2020

Untersuchung geeigneter neuronaler Netz-Architekturen für Audiosignalverarbeitungsalgorithmen in Hörgeräte-Prozessoren

Betreuung: Simon Klein, M.Sc.

Jahr: 2020

Entwicklung einer Referenzimplementierung zur virtuellen 3D-Rekonstruktion einer Gefäßprothese auf Basis von Ultraschallbildern

Zur Qualitätskontrolle einer wachsenden Gefäßprothese können mit Hilfe der Ultraschallbildgebung Schnittbilder des wachsenden Organs berührungslos aufgenommen werden. Diese Bilder dienen als Eingabe für die 3D-Visualisierung der eigentlich Prothese. Auf Basis dieser Visualisierung können anschließend physikalische Simulationen durchgeführt werden.

Student/in: Jonas Wilkening

Evaluierung und Optimierung einer ASIP-Architektur für einen Rauschunterdrückungsalgorithmus für Digitale Hörhilfen

Betreuung: Jens Karrenbauer, M.Sc.

Jahr: 2020

Implementation and Functional Verification of a Generic CAN Bus Interface for Embedded Processing Platforms

Betreuung: Moritz Weißbrich, M.Sc.

Jahr: 2020

Implementation and Evaluation of a Superscalar MIPS Processor Architecture

Betreuung: Moritz Weißbrich, M.Sc.

Jahr: 2020

Implementation of a Software Framework for Instruction-Set Encoding Optimization of Embedded Processors using Evolutionary Algorithms

Betreuung: Moritz Weißbrich, M.Sc.

Jahr: 2020

Expanding Capabilities of a Random Value Arithmetic for Circuit Analysis

In dieser Masterarbeit soll daher zum einen eine Methode entwickelt und untersucht werden, die aus der vorliegenden Darstellung von Zufallsvariablen Quantile berechnet. Darüber hinaus soll eine Methode entwickelt und untersucht werden, die für nicht-stetige Funktionen eine geeignete Approximation durchführt. Die entwickelten Methoden sollen anhand von Beispielen hinsichtlich Genauigkeit und Laufzeit untersucht werden. Die Genauigkeit soll dabei mit der Monte-Carlo-Methode verglichen werden. Die Implementierung erfolgt in C++.

Betreuung: Markus Olbrich

Student/in: Jannik Gröger

Jahr: 2020

Laufzeit: 16.03.2020-16.09.2020

Implementierung eines Frameworks zur automatischen Generation approximativer Schaltungen mithilfe genetischer Algorithmen

Betreuung: Moritz Weißbrich, M.Sc.

Jahr: 2020

Entwurf, Aufbau und Inbetriebnahme einer miniaturisierten Plattform zur auto-matischen Erfassung und Auswertung von Sprüngen

Betreuung: Rother Niklas, M.Sc.

Jahr: 2020

Konzeption und Umsetzung eines frequenzbasierten Analyseverfahrens zur Detektion von zeitlichen Flackerartefakten in Videoaufnahmen verursacht durch gepulste LED-Lichtquellen

In dieser Bachelorarbeit soll eine Methodik erforscht werden, mit der das Flackern gepulster LED-Scheinwerfer in Videoaufnahmen präzise detektiert werden kann. Mittels eines darauf aufbauenden nachgeschalteten Moduls soll eine Reduktion des Flackerns ermöglicht werden.

Betreuung: Behmann, Nicolai

Student/in: Nils Kazinski

Implementierung und Evaluation eines kamerabasierten Systems zur Sprunghöhenmessung

Betreuung: Fritz Webering, M.Sc.

Jahr: 2020

Implementierung und Evaluierung eines Backprojection-Autofokus-Algorithmus auf einer GPU-Plattform

Betreuung: Christian Fahnemann, M.Sc.

Jahr: 2020

Exploration of Weight Sharing Approaches for Neural Networks

Moderne Neuronale Netze erzielen Außergewöhnliches: Sie erkennen Fußgänger, helfen bei der Diagnose von Krebs oder komponieren Musik. Diese Leistungen basieren auf Modellen mit Millionen von Gewichten, die Gigabyte an Speicher benötigen. Aktuelle Forschung stellt sich daher der Frage wie diese Modelle komprimiert werden können. Diese Arbeit soll dazu beitragen indem das Teilen von Gewichten (auch Weight Sharing genannt) betrachtet wird. Dabei werden aus den Millionen von einzigartigen Gewichten, diejenigen herausgesucht die sich ähnlich sind und zusammengefasst.

Betreuung: Günther Meyer

Student/in: Mohamed Yassin Jabri

Jahr: 2020

Laufzeit: 13.07.2020 - 13.01.2021

Implementierung und Evaluation von exemplarischen Algorithmen für Hörgeräteanwendungen für den VPRO-Prozessor

Betreuung: Fabian Stuckmann, M.Sc.

Jahr: 2020

Implementation of a point cloud projection algorithm on a vector processor architecture

Betreuung: Oliver Renke, M.Sc.

Jahr: 2022

Design of a 20 A Integrated Inductor Voltage Regulator for Compute Power Delivery

Im Rahmen dieser Masterarbeit wurden die aktuellen Herausforderungen und Grenzen der Stromversorgung moderner Prozessoren analysiert und Lösungsmöglichkeiten erarbeitet. Ein besonderer Fokus lag dabei auf dem Vergleich des traditionellen Spannungsreglermoduls (VRM) auf dem Motherboard mit integrierten Spannungsreglern (IVR). Es wurde untersucht, wie IVRs zur Verbesserung der Leistung und Zuverlässigkeit beitragen können, indem sie schnelle Lastwechselreaktionen und eine hohe Anpassungsgeschwindigkeit der Betriebsspannung ermöglichen.

Betreuung: Ferdinand Pieper

Student/in: Jens Otten

Jahr: 2022

Laufzeit: 01.07.2022 – 01.01.2023

Hardwareoptimierte Segmentierung auf Basis von LiDAR- und Bilddaten

Betreuung: Günther Meyer, M.Sc.

Jahr: 2022

Modeling of Inductor Coupling in Multiphase DC-DC Converters

Im Rahmen dieser Arbeit wurde der Einfluss gekoppelter Induktivitäten in mehrphasigen DC-DC Wandlern untersucht. Basierend auf einer Zustandsraumdarstellung wurde ein Simulationsmodell entwickelt, um das Verhalten verschiedener Kopplungsfaktoren im gleichen System zu vergleichen, wobei insbesondere Effekte auf den Stromrippel jeder Phase, den durchschnittlichen Strom, die Reaktion auf Lastsprünge und die Stabilität analysiert wurden. Das Modell soll den Designprozess unterstützen, indem es die Auswirkungen unterschiedlicher Kopplungen visualisiert und so die Auslegung geeigneter mehrphasiger Wandler mit gekoppelten Induktivitäten beschleunigt.

Betreuung: Ferdinand Pieper

Student/in: Noah Lindwedel

Jahr: 2024

Laufzeit: 15.08.2023 – 15.02.2024

Implementierung und Evaluierung eines beschleunigten Backprojection-Verfahrens zur SAR-Bilddatengenerierung

Beim „Synthetic Aperture Radar“ (SAR) können hochauflösende Luftbilder unabhängig von Tageszeit und Witterung generiert werden. Um die Verarbeitung der Sensordaten schritthaltend mit der Datenaufnahme (Echtzeit) zu gewährleisten, werden spezialisierte Hardware-Architekturen eingesetzt. Entgegen reiner Software-Implementierungen auf General-Purpose-Prozessoren müssen für diese Spezialhardware angepasste und optimierte Verfahren entwickelt werden.

Betreuung: Cholewa, Fabian

Jahr: 2016

Konzeption und Implementierung eines Hardware-Interfaces zur Echtzeit-Visualisierung von Audio-Analyse-Ergebnissen

Zur Echtzeit-Visualisierung von Audio-Analyse-Ergebnissen über eine VGA-Anzeige soll eine komfortables Schnittstelle definiert und implementiert.

Student/in: Sven Lilge

Jahr: 2014

Laufzeit: 14.04.2014-

Performance Analysis for Convolutional Neural Networks on Hardware Accelerators

Betreuung: Günther Meyer, M.Sc.

Jahr: 2022

Measurement and Investigation of Inductance Roll-Off in Integrated Inductors under different DC and AC test conditions

Im Rahmen dieser Arbeit wurde die Bedeutung integrierter Spulen für hochkompakte DC-DC Wandler untersucht. Dabei wurde der Einfluss von hohen Frequenzen auf die Reduktion von Größe, Gewicht und Kosten von Spulen betrachtet und die Sättigungseffekte, die deren Leistungsabgabe limitieren, analysiert. Es wurden Messungen zur "Induktivitätsabnahme" bei steigenden Strömen durchgeführt, die Induktivitäts-Strom-Diagramme dokumentiert und ein Bias-Tee mit hoher Stromkapazität gebaut, um den Einfluss von AC- und DC-Strömen auf das Verhalten der Spulen zu verstehen; die Verbindung zwischen Spulengeometrie und Designparametern wurde ebenfalls untersucht.

Betreuung: Ferdinand Pieper

Student/in: Vengkeat Chea

Jahr: 2023

Laufzeit: 17.10.2022 – 17.04.2023

Implementierung, Synthese und Evaluation von Execute Units für einen performanten RISC-V Prozessor in einer Hochtemperaturumgebung

Betreuung: Malte Hawich, M.Sc.

Jahr: 2022

Entwurf und Charakterisierung von passiven dreidimensionalen Komponenten auf additiv gefertigten Leiterplatten

Im Rahmen dieser Arbeit wurden Spulen und Kondensatoren verschiedener Bauformen entworfen und mittels additiver Fertigung hergestellt. Ziel war es, das Potenzial der additiven Fertigung für in Leiterplatten integrierte passive Bauelemente zu bewerten und deren Eignung als Kompromisslösung zwischen vollständig integrierten und diskreten Bauelementen abzuschätzen.

Betreuung: Ferdinand Pieper

Student/in: Moritz Hafkemeyer

Jahr: 2023

Laufzeit: 15.12.2022 – 15.06.2023

Konzeption und Implementierung einer Hardware-Einheit zur Frequenz-Analyse von Audio-Signalen zwecks Echtzeit-Visualisierung

Zur echtzeitfähigen Visualisierung soll ein Modul zur Frequenz-Analyse von Audio-Signalen konzipiert und implementiert werden.

Student/in: Dario Paradzik

Jahr: 2014

Laufzeit: 14.03.2014-

Implementation and Evaluation of generalizable Functional Units for a High Performance RISC-V in Harsh Environments

Betreuung: Malte Hawich, M.Sc.

Jahr: 2022

Design of a Delay Locked Loop with Extended Frequency Range

In dieser Arbeit wurde eine Delay Locked Loop (DLL) in einem integrierten 55nm Prozess entwickelt, die einen besonders großen Frequenzbereich unterstützt.

Betreuung: Ferdinand Pieper

Student/in: Kaixin Tang

Jahr: 2023

Laufzeit: 01.04.2023 – 31.08.2023

Aufbau einer Optimierungspipeline für Neuronale Netze auf einem KI-Hardwarebeschleuniger mit Apache TVM

Betreuung: Christoph Riggers, M.Sc.

Jahr: 2022

Implementierung und Optimierung eines Vektor-Koprozessors zur Bildverarbeitung auf FPGAs

Die steigende Komplexität von aktuellen Fahrerassistenz-Algorithmen, wie z.B. Objekterkennung und Klassifizierung mit neuronalen Netzen, stellt eine Herausforderung für die Automobilzulieferer dar. Das Bereitstellen einer schritthaltenden Verarbeitung (Echtzeitfähigkeit) ist selbst mit aktuellen Plattformen unter den gesetzten Rahmenbedingungen von wenigen Watt schwer zu erreichen. Das IMS beschäftigt sich mit der Erforschung eines neuen Ansatzes von applikationsspezifischem Vektorprozessor für FPGAs, der durch eine modulare Struktur und Konfigurierbarkeit leicht auf unterschiedliche Anwendungen angepasst werden kann.

Betreuung: Hartig, Julian

Jahr: 2020

Implementierung und Optimierung eines Algorithmus zur Punktwolkenprojektion auf einer RISC-V-Architektur

Betreuung: Oliver Renke, M.Sc.

Jahr: 2022

Implementation and Evaluation of Instruction Fetch Strategies for a High Performance RISC-V in High Temperature Environments

Betreuung: Malte Hawich, M.Sc.

Jahr: 2022

Integration eines DSPs in eine Emulationsumgebung zur Untersuchung von Fehlerschutz-Mechanismen

Am Fachgebiet "Architekturen und Systeme“ des Instituts für Mikroelektronische Systeme (IMS) werden in verschiedenen Projekten fehlertolerante Hardware-Architekturen erforscht. Unter anderem wird hierbei das Verhalten eines DSPs bei durch Strahlung verursachten Fehlern untersucht. Um kostspielige Experimente zu vermeiden, sollen derartige Untersuchungen auch emuliert werden. Hierzu verfügt das IMS über ein Matlabgesteuertes Framework mit dem es möglich ist, entsprechend eines vorgegebenen Fehlermodells, Fehler in eine Hardware-Architektur zu injizieren. Der DSP soll daher in dieses Framework integriert und ein Referenz-Algorithmus in Assembler auf dem DSP implementieren werden. Anschließend sollen die Eigenschaften des DPSs und des Algorithmus bei der Injektion mit einem bestimmten Fehlermodell untersucht werden. Des Weiteren sollen verschiedene Maßnahmen zum Schutz des DSPs entwickelt, implementiert und untersucht werden.

Jahr: 2020

Untersuchung und Implementierung eines dedizierten Hardware-Moduls zur interaktiven Soundsynthese

Zur echtzeitfähigen Sonifikation von Bewegungen sollen VHDL-Module zur Soundsynthese entworfen und untersucht werden. Als Emulationsplattform wird hierfür das Digilent ZedBoard genutzt.

Student/in: Sebastian Henning

Jahr: 2014

Laufzeit: 01.03.2014-

Implementierung und Evaluation von Algorithmen zur Rückkopplungsunterdrückung auf einem ASIP basierten Hardwaredemonstrator für digitale Hörhilfen

Betreuung: Sven Schönewald, M.Sc.

Jahr: 2022

Optimierung und Evaluation von FPGA-Hardwareplattformen in polymerfaserbasierten Netzwerken für die Kommunikation bei Weltraumanwendungen

Betreuung: Tim Oberschulte, M.Sc.

Student/in: Jakob Marten, B.Sc.

Jahr: 2022

Implementierung von interaktiven Applets zur automatisierten Erzeugung von 3D-Modellen für druckbare mechanische Logikgatter

Das Fachgebiet "Architekturen und Systeme“ des Instituts für Mikroelektronische Systeme (IMS) lehrt in verschiedenen Veranstaltungen Grundlagen von Logik-Schaltungen. Zum besseren Verständnis von boolescher Algebra kann es hierbei hilfreich sein bestimmte Zusammenhänge durch mechanische Logikgatter zu verdeutlichen. Am Institut wurden hierzu neuartige, 3D-druckbare und konfigurierbare mechanische Logikgatter entwickelt. Diese können jede beliebige boolesche Funktion abbilden. Zur Konfiguration eines mechanischen Logikgatters ist eine Umformung und Minimierung der booleschen Ausdrücke erforderlich. Die 3D-Modelle zum Drucken der mechanischen Logikgatter stehen als kostenlose Downloads auf der Webseite des IMS für jeden zur Verfügung. Um die Funktionsweise und Konfiguration der Gatter für jeden leicht verständlich zu machen, soll die Webseite um interaktive Applets ergänzt werden. Diese sollen zum einen die logische Minimierung anhand verschiedener Verfahren verständlich darstellen. Zum anderen sollen automatisiert entsprechende mechanische Logikgatter visualisiert werden.

Jahr: 2020

Implementierung und Evaluation einer Bewegungsschätzung für Fahrassistenzsysteme auf einem Multicore Mobil-Prozessor SoC

Zur Plattform-Evaluation eines Mobil-Prozessor SoCs mit Fahrassistenzalgorithmen soll eine Bewegungsschätzung implementiert werden, die die vorhandenen Hardware-Ressourcen möglichst gut ausnutzt.

Betreuung: Arndt, Jakob

Student/in: Behmann, Nicolai

Jahr: 2014

Laufzeit: 01.04.2014-

Implementierung und Evaluation eines Systems für die Fernprogrammierung von FPGAs in Polymerfasernetzwerken für die Kommunikation bei Weltraumanwendungen

Betreuung: Tim Oberschulte, M.Sc.

Jahr: 2022

Implementierung und Evaluation des Semi-Global-Matching Algorithmus in VHDL und C für Sicherheitsanwendungen im autonomen Fahren

Betreuung: Till Fiedler, M.Sc.

Jahr: 2022

Entwicklung und Evaluation eines batteriebetriebenen elektronischen Zutrittskontroll-Systems zur Lokalisierung basierend auf UWB Technologie mit dem besonderen Fokus auf lange Batterielebensdauer

Betreuung: Sven Schönewald, M.Sc.

Jahr: 2022

Implementierung und Evaluation einer ASIP-basierten Experimental-Plattform für digitale Hörhilfen mit Bluetooth Anbindung

Betreuung: Sven Schönewald, M.Sc., Jens Karrenbauer, M.Sc.

Jahr: 2022

Konzeptionierung und Evaluierung von Strategien zur Parallelisierung eines beschleunigten Mixed-Signal-Simulators

Im Rahmen dieser Arbeit sollen verschiedene Strategien der Parallelisierung des bislang sequentiellen PRAISE-Simulationskerns konzipiert und anschließend implementiert werden.

Betreuung: Divanbeigi, Sara

Jahr: 2019

Integration und Automatische Verifikation eines Spezialisierten Hochperformanten RISC-Vs für eine Hochtemperaturumgebung

Betreuung: Malte Hawich, M.Sc.

Jahr: 2022

Implementierung und Evaluation einer Architektur zur effizienten Berechnung von unterabtastenden Faltungsoperationen in neuronalen Netzen

Betreuung: Julian Drewljau, M.Sc.

Jahr: 2022

Evaluating Latency Predictors for Generic Neutral Network Workloads

Betreuung: Günther Meyer, M.Sc.

Jahr: 2022

Deep learning denoising for image segmentation in optical coherence tomography

Betreuung: Julian Drewljau, M.Sc.

Jahr: 2022

Speed-Accuracy Tradeoff Analysis for Input Tiling Methods in Object Detection Networks

Betreuung: Julian Drewljau, M.Sc.

Jahr: 2022

Simulationsbasierte Evaluation von Hardwarebeschleunigern anhand von verschiedenen Audio-Applikationen

Betreuung: Jens Karrenbauer, M.Sc.

Jahr: 2022

Design und Evaluierung einer Hochleistungs-Vektorprozessor-Speicherarchitektur für CNN-basierte Szenenanalysesalgorithmen

Die Aufgabe in dieser Arbeit ist es, die Speicherstrukturanforderungen eines vordefinierten CNN-Algorithmus zu bewerten. Auf Basis dieses Profilings sollen verschiedene Ansätze zur Steigerung der Leistungsfähigkeit des am Institut für Mikroelektronische Systeme entwickelten Speichersystems des VPRO Vektorprozessors entworfen und evaluiert werden.

Betreuung: Nolting, Stephan

Student/in: Somer Kelef

Jahr: 2019

Evaluation und Optimierung einer Cadence Tensilica LX7-Architektur für die echtzeitfähige Powerline-Kommunikation über den Physical Layer

Betreuung: Tobias Stuckenberg, M.Sc.

Jahr: 2021

Entwicklung eines Heizsystems für die Charaktersierung von Hochtemperatur-ASICs

Um das Verhalten eines Hochtemperatur-ASICs mit verschiedenen Addierer-Architekturen bei Temperaturen bis 250° C zu erforschen wird ein Heizsystem benötigt. Dabei soll der ASIC gleichmäßig aufgeheizt werden, während die Temperatur der Platine möglichst niedrig bleibt, um das Platinenmaterial nicht zu beschädigen. Das Hauptproblem ist hierbei der Wärmefluss durch die Pins, der das ASIC-Gehäuse abkühlt und die Platine aufheizt.

Betreuung: Webering, Fritz; Payá Vayá, Guillermo

Student/in: Evan Aditya

Implementierung eines Echtzeit-Demonstrators für eine Computed Order Tracking Anwendung

Betreuung: Jens Karrenbauer, M.Sc.

Jahr: 2022

Konzeptionierung und Implementierung einer FPGA-basierten Architektur für das Finden korrespondierender Bildmerkmale in Stereobildpaaren

Betreuung: Mentzer, Nico

Jahr: 2015

Implementation and Evaluation of Reference Systems for Computed Order Tracking Algorithms

Betreuung: Jens Karrenbauer, M.Sc.

Jahr: 2023

Layout Implementation and Evaluation of an ASIP-Based Hearing Aid System

Betreuung: Gerlach, Lukas

Jahr: 2015

Implementation and Optimization of a TTA-based FGPA-Demonstrator for a Complex Filter System

Betreuung: Jens Karrenbauer, M.Sc.

Jahr: 2022

Evaluation von Optimierungsverfahren für das Task-Mapping auf Network-on-Chip Architekturen

Betreuung: Webering, Fritz

Jahr: 2015

Implementierung und Evaluierung einer FPGA-basierten ASIP-Architektur für die Extraktion von FAST-BRIEF-Bildmerkmalen

Betreuung: Mentzer, Nico

Jahr: 2015

Design and Implementation of a Vector-Co-Processor Unit for Efficient Processing of Video-Based Advanced Driver Assistance Systems

Betreuung: Giesemann, Florian

Jahr: 2015

Hardware-Implementierung und Evaluierung eines Merkmalextraktors für Kamera-basierte Fahrerassistenzsysteme

Betreuung: Hartig, Julian

Jahr: 2015

Konzeptionierung und Implementierung eines HW-Algorithmus zur bildbasierten Eigenbewegungsschätzung

Betreuung: Hartig, Julian

Jahr: 2015

Konzipierung und Implementierung eines drahtlosen Sensor-Netzwerks für medizinische Bioreaktoren

Am Fachgebiet „Architekturen und Systeme“ des Instituts für Mikroelektronische Systeme werden Projekte zur Konzipierung und Implementierung von Sensorplattformen für medizinische Bioreaktoren durchgeführt. Im Rahmen des Verbundprojekts „Biofabrication for NIFE“ werden Möglichkeiten erforscht, organische Gefäßprothesen autolog zu kultivieren. Am IMS sollen dazu Sensorplattformen zur Überwachung und Kontrolle dieser Kultivie-rungsprozesse realisiert werden. Dabei werden vor allem hohe Anforderungen an die drahtlose Kommunikation in Bezug auf eine sichere Datenübertragung und Zuverlässigkeit gestellt.

Betreuung: Stanislawski, Nils Hendrik

Student/in: Jennifer Hundt

Implementierung einer Fußgängererkennung und Evaluation des Mappings auf einem heterogenen Mobil-Prozessor SoC

Betreuung: Arndt, Jakob

Jahr: 2015

Konzeption, Implementierung und Verifikation eines Hardware-Moduls zur modellbasierten Bewegungsschätzung für videobasierte Fahrerassistenzsysteme

Betreuung: G. Schewior

Jahr: 2015

Design and Implementation of a Software-Tool for Cost Evaluation of Chip-Designs

Betreuung: Giesemann, Florian

Jahr: 2015

Analysis of Instruction Scheduling Strategies for VLIW Processors in order to Reduce Register Spilling

Betreuung: Giesemann, Florian

Jahr: 2015

Concept, Implementation and Evaluation of a FPGA based Frequency Lock for a Distributed Feedback Laser

Betreuung: Spindeldreier, Christian

Jahr: 2015

Implementierung und Evaluierung von Algorithmen für die Extraktion von lokalen Bildmerkmalen auf angepassten ASIP-Architekturen

Zur beschleunigten Extraktion von lokalen Bildmerkmalen sollen ASIP-Befehlssatzerweiterungen entwickelt werden. In diesen Arbeiten wird evaluiert, welche Beschleunigung der Algorithmen bei gleichzeitiger Prozessorflexibilität möglich ist. Die Ergebnisse finden Anwendung in Algorithmen- und Prozessor-spezifischen Modellen. Momentan sind noch mehrere Arbeiten aus diesem Bereich zu vergeben.

Jahr: 2015

Laufzeit: 01.07.2015-

Development of a Heating Appliance for the Characterization of High Temperature ASICs

Betreuung: Webering, Fritz

Jahr: 2017

Implementation and Optimization of a MIPS-based Soft-Core Processor System for a Xilinx Arty-FPGA-Board

Betreuung: Giesemann, Florian

Jahr: 2017

Konzeption, Implementierung und Evaluation eines Stereomatching Algorithmus auf einer GPU für Fahrerassistenzsysteme

Betreuung: Behmann, Nicolai

Jahr: 2017

Virtual-Prototype eines heterogenen ARM MPSoC mit parallelen Fahrerassistenzalgorithmen

Betreuung: Arndt, Jakob

Jahr: 2017

Analyse des Abtauschs zwischen Qualität und Rechenaufwand von Merkmalsdeskriptoren zur Punktkorrespondenzanalyse

Betreuung: Hartig, Julian

Student/in: Drewljau, Julian

Jahr: 2017

Entwicklung, Implementierung und Evaluierung einer Langzeit-Elektrostimulationseinheit für Cochlea-Implantate

Der in dieser Arbeit zu entwickelnde elektronische Teil eines Cochlea-Implantats besteht aus einer (analogen) Audiosignalverarbeitungskette zur Erzeugung elektronischer Stimuli. Als Anforderung an das Design ergeben sich insbesondere eine lange Lebenszeit mit mobiler Stromversorgung sowie die Minimierung von Größe und Gewicht des Systems, um die Belastung der Probanden gering zu halten.

Betreuung: Stanislawski, Nils Hendrik

Student/in: Kai Feldkamp

Implementierung und Evaluation einer Bluetoothschnittstelle zur bidirektionalen Kommunikation mit applikationsspezifischen Prozessoren für Hörgerätesysteme

Betreuung: Christopher Seifert, Lukas Gerlach

Jahr: 2017

Implementierung und Evaluierung von zeitbereichsbasierten Verfahren zur SAR-Bilddatengenerierung auf geeigneten Hardware-Architekturen

Betreuung: Natthis Welage, Fabian Cholewa

Student/in: Christan Fahnemann

Jahr: 2017

Entwicklung, Implementierung und Evaluierung einer drahtlosen Sensorplattform zur Orientierungs- und Positionsschätzung

Im Rahmen dieser Arbeit soll eine drahtlose IMU bzw. MARG Sensorplattform entwickelt werden, indem ein bestehendes IMU Design überarbeitet wird. Dabei ist insbesondere eine Optimierung der Platinengröße, Akkulaufzeit und Drahtlosfunktionalität der IMU durch ein angepasstes Schaltungsdesign und Board-Layout Bestandteil der Aufgabe. Weiterhin sollen verschiedene Algorithmen zur Informationsfusion hinsichtlich ihrer Eignung zur Orientierungs- und Positionsschätzung und ihrer entsprechenden Performance untersucht und verglichen werden.

Betreuung: Stanislawski, Nils Hendrik

Student/in: Enno Sievers

Implementation and Evaluation of an Adaptive Directional Microphone Algorithm for Digital Hearing Aid Systems

Betreuung: Lukas Gerlach

Jahr: 2017

Design and Evaluation of a High Performance Vector Processor Memory Architecture for CNN-Based Scene Labelling Algorithms

Betreuung: Stephan Nolting

Jahr: 2017

Implementierung und Evaluation eines Hardware-Moduls zur 3D-Rekonstruktion dynamischer Umgebungen mit Structured-Light

Betreuung: Jens Schleusner

Jahr: 2017

Implementation and Evaluation of an Image Processing Algorithm for Extraction of Point Correspondences on a Mobile-GPU

Betreuung: Julian Hartig

Jahr: 2017

Implementation and Evaluation of a Framework for Characterizing Commercial FPGAs

Betreuung: Stephan Nolting, Julian Hartig

Jahr: 2017

Heterogene CPU/FPGA-Implementierung einer Disparitätsschätzung mit OpenCL High-Level Synthese und MPAL

Betreuung: Jakob Arndt

Jahr: 2017

Implementation and Evaluation of SIMD and Vector Co-Processors, Tightly Coupled with a MIPS Processor

Betreuung: Stephan Nolting, Moritz Weißbrich

Jahr: 2017

Verlustleistungsoptimierung von Registerspeicherzugriffen in einem Hörgeräteprozessor durch den Einsatz von genetischen Optimierungsalgorithmen

Anwendung von genetischen Optimierungsalgorithmen und Verlustleistungsmodellen, um die Registerspeicherzugriffe in dem Hörgeräteprozessor für aktuelle Algorithmen bezüglich der Verlustleistung zu minimieren.

Betreuung: Gerlach, Lukas

Jahr: 2017

Laufzeit: 10.03.2017-

Trajektoriengenerierung und -plausibilisierung in einem OpenScenario Editor zur virtuellen Absicherung von ADAS-Funktionen

Betreuung: Jens Schleusner

Jahr: 2017

Design of an Emulation-based Analysis Framework for Transient Errors in High-Temperature ASICs

Betreuung: Lukas Gerlach

Jahr: 2017

Evaluierung approximierender arithmetischer Einheiten für Stochastic-Computing-Anwendungen in horizontalen und vertikalen SIMD-Vektorprozessoren

Eine Möglichkeit zur Reduzierung der Leistungsaufnahme von Prozessoren besteht in der Verringerung der Versorgungsspannung, wodurch jedoch Timing-Verletzungen und fehlerhafte Ergebnisse berücksichtigt werden müssen (Stochastic-Computing-Ansatz). Der Abtausch zwischen stochastischer Rechenungenauigkeit und Verlustleistung/Performance soll dabei im Rahmen dieser Arbeit anhand applikationsspezifischer horizontaler und vertikaler SIMD-Vektorprozessoren evaluiert und quantifiziert werden.

Betreuung: Weißbrich, Moritz

Student/in: Kang Zheng

Implementation and Evaluation of Time Domain Based Algorithms for the SAR Image Generation on a Mobile Processor SoC

Betreuung: Matthis Wielage

Student/in: Christoph Riggers

Jahr: 2017

Implementation and Evaluation of an Approximate Arithmetic Digital Signal Processor in a High-Temperature SOI Process

Betreuung: Fritz Webering

Jahr: 2017

Konzeption, Implementierung und Evaluation einer kamerabasierten, monokularen 3D-Rekonstruktion für Fahrerassistenzsysteme auf einem ASIP

Betreuung: Nicolai Behmann

Jahr: 2017

Implementierung und Evaluierung von Computer-Vision-Algorithmen zur Merkmalsextraktion auf horizontalen und vertikalen SIMD-Vektorprozessoren

Die Echtzeitausführung rechenintensiver Computer-Vision-Algorithmen erfordert eine hohe Leistungsfähigkeit/Performance der Architektur bei einem stark beschränkten Verlustleistungsbudget. Daher werden applikationsspezifische Vektorprozessoren eingesetzt, um eine in Bezug auf Performance-pro-Watt optimierte Verarbeitung zu erreichen. Im Rahmen dieser Arbeit sollen Computer-Vision-Algorithmen zur Merkmalsextraktion für die genannten Vektor-Prozessorarchitekturen unter Ausnutzung der architekturspezifischen Datenparallelität implementiert werden. Weiterhin ist die Evaluation von Performance und Verlustleistung bei Ausführung der implementierten Applikationen Bestandteil der Arbeit.

Betreuung: Weißbrich, Moritz

Student/in: Jing Ye

Implementation and Evaluation of a CNN-Based Scene-Labelling Algorithm on a Novel Complex-Addressing Vector Co-Processor Architecture

Betreuung: Stephan Nolting

Jahr: 2017

In-situ Untersuchung der Auswirkungen mechanischer Belastung mittels Nanoindentation auf elektronische Bauelemente

Betreuung: Christian Spindeldreier

Jahr: 2017

Implementation and Evaluation of a Feedback-Reduction-Algorithm for Digital Hearing Aids

Betreuung: Lukas Gerlach

Jahr: 2017

Implementation and Evaluation of a Vector-Co-Processor Unit for Efficient Processing of Video-Based Advanced Driver Assistance Systems

Betreuung: Stephan Nolting, Julian Hartig

Jahr: 2017

Implementation and Evaluation of Generic Adder and Multiplier Architectures for Approximate Computing Applications

Betreuung: Moritz Weißbrich

Jahr: 2017

Evaluation of Approximate Arithmetic Units for Stochastic Computing Applications in Horizontal and Vertical SIMD Vector Processors

Betreuung: Moritz Weißbrich

Jahr: 2017

Implementierung einer GPU-beschleunigten Semantischen Segmentierung und Vergleich mit der parallelen CPU-Referenz-Implementierung

Betreuung: Jakob Arndt, Matthias Lüders

Jahr: 2019

Implementierung, Optimierung und Evaluierung eines massiv-parallelen Vektorprozessorsystems für die Xilinx ZYNQ UltraScale+ Plattform

Betreuung: Stephan Nolting

Jahr: 2019

Analysis, Implementation and Evaluation of Communication Interfaces for Mobile Brain-Computer Interfaces with Real-Time Constraints

Betreuung: Marc-Nils Wahalla

Jahr: 2019

System and Circuit Concepts for High-Efficiency and High-Power Density 48V DC-DC Converters

Betreuung: Niklas Deneke

Student/in: Joseph Winkler

Jahr: 2023

Laufzeit: 15.6.2023-15.12.2023

Implementierung eines VLIW-MIPS-Prozessors für Hochtemperaturanwendungen mit Compilerunterstützung

In dieser Arbeit soll eine VLIW-Variante eines am Institut vorhandenen MIPS-Prozessors durch Hinzufügen eines zweiten Issue Slots entwickelt und implementiert werden. Damit die im Laufe dieser Arbeit entwickelte Architektur in C/C++ programmiert werden kann, ist eine entsprechende Compilerunterstützung bereitzustellen. Dafür soll das bestehende MIPS-Backend des Open Source Compilers LLVM angepasst und erweitert werden.

Betreuung: Nolting, Stephan

Student/in: Sven Gesper

Implementierung und Evaluation von Algorithmen zur 3D-Rekonstruktion von bioartifiziellen Gefäßprothesen auf Basis von Ultraschallbildern

Betreuung: Fabian Cholewa, Nils Stanislawski

Student/in: Henrik Heymann

Jahr: 2019

Adaptive Regelung von DC-DC-Konvertern unter Einsatz von Machine-Learning-Algorithmen

Betreuung: Dr.-Ing. Markus Olbrich

Student/in: Patryk Krzyzanski

Jahr: 2023

Laufzeit: 24.7.2023-24.11.2023

Accuracy Evaluation of Feature-Based Egomotion Estimation Supported by Approximate SIMD Vector Processor

Betreuung: Moritz Weißbrich

Jahr: 2019

Implementierung und Evaluation eines Inertialsensorbackends mit Echtzeitsensordatenaufnahme für Weltraumanwendungen

Betreuung: Tim Oberschulte

Jahr: 2019

Implementierung eines FPGA-basierten Systems zur Charakterisierung von Speicherbausteinen

Aufbau eines FPGA-basierten Soft-Core-Prozessorsystems zur automatischen Charkterisierung von elektronischen Speichermodulen

Betreuung: Nolting, Stephan; Payá Vayá, Guillermo

Student/in: -

Instruction-Level Power Modeling and Instruction Scheduling Optimization for VLIW Processors

Jahr: 2019

Implementation and Verification of a Modular Peripheral Hardware Library with Use of a Generic Wishbone Bus System

Betreuung: Sven Gesper, Moritz Weißbrich

Jahr: 2019

Implementierung und Evaluation eines Mikrocontroller-basierten Systems zur Erfassung von Sprunghöhen auf Basis druckabhängiger Widerstände

Betreuung: Niklas Rother

Jahr: 2019

Charakterisierung des Operationsverhaltens dedizierter FPGA-DSP-Blöcke unter stochastischen Betriebsbedingungen

Um die Performance zur Echtzeitausführung von Computer-Vision-Anwendungen bei gleichzeitig geringem Energiebedarf bereitzustellen, werden applikationsspezifische Prozessoren und dedizierte Hardware-Blöcke eingesetzt. In dieser Arbeit soll das Fehlerverhalten der Multiplizierer in den dedizierten DSP-Blöcken eines FPGA-Bausteins untersucht und durch ein Fehlermodell charakterisiert werden, sobald stochastische Betriebsbedingungen durch Übertaktung vorliegen.

Betreuung: Weißbrich, Moritz

Jahr: 2018

Entwurf, Implementierung und Evaluation eines Softwaresystems zur Aufzeichnung und Auswertung von Sprungmessungen

Betreuung: Niklas Rother

Jahr: 2019

Konzeption, Implementierung und Evaluation eines FPGA-basierten System on Chip für einen BUS-Controller für physikalische Experimente auf Weltraumplattformen

Betreuung: Christian Spindeldreier

Jahr: 2019

Implementierung verschiedener DOA Algorithmen zur Abschätzung der Rechenleistung für eine parallele Signalverarbeitung

Betreuung: Oliver Renke

Jahr: 2019

Effiziente Hardwarebeschleunigung eines konfigurierbaren neuronalen Netzes für Hörgeräteprozessoren

Betreuung: Lukas Gerlach

Jahr: 2019

Implementierung und Evaluation von Transformationsalgorithmen für ein hochauflösendes Scheinwerfersystem

Betreuung: Jens Schleusner

Jahr: 2019

Untersuchung und Bewertung von Komponenten für das kinetische Energy Harvesting in elektronischen Schließsystemen

Betreuung: Moritz Weißbrich

Jahr: 2019

Implementation of an Automatic Tool for Efficiently Mapping Convolutional Neural Networks to a Vector Processor Architecture

Betreuung: Stephan Nolting

Jahr: 2019

Implementation of an Evaluation Framework for Characterizing FPGA-Synthesizable True Random Number Generators

Betreuung: Stephan Nolting

Jahr: 2019

Optimization of a CNN-to-Vector Processor Conversion Tool for State-of-the-Art Convolutional Neural Network Architectures

Betreuung: Stephan Nolting

Jahr: 2019

Implementierung und vergleichende Evaluation von Deep Convolutional Neural Networks auf applikationsspezifischen Hardwarearchitekturen

In einer Bachelor- oder Masterarbeit sollen unterschiedliche Architekturen tiefer Neuronaler Netze zur Klassifikation von Pixeln, Objekten oder Bildern aus der Literatur auf spezialisierte ASIPs, DSPs portiert oder FPGA-Implementierungen realisiert werden. In einer Simulation oder Emulation wird die Leistungsfähigkeit der Hardwareplattform evaluiert und ein Design-Space modelliert. Die Architektur des Neuronalen Netzes und Hardwareplattform wird in Abhängigkeit des Umfanges des Arbeit gemeinsam ausgewählt. Unter Umständen kann das Training der Neuronalen Netze hinsichtlich reduzierter Präzision und Komplexität ebenfalls betrachtet werden.

Betreuung: Behmann, Nicolai

Jahr: 2018

Optimization and Evaluation of Application-Specific Microcontroller Architectures for Low-Power AES Encryption

Betreuung: Moritz Weißbrich

Jahr: 2019

Verbesserung eines kamerabasierten Systems zur Sprunghöhenmessung mithilfe von neuronalen Netzen

Betreuung: Fritz Webering

Jahr: 2021

Portierung, Kopplung und Optimierung einer generischen Vektorprozessorarchitektur auf ein Xilinx UltraScale+ MPSoC mit eingebettetem ARM Prozessor

Im Rahmen dieser Arbeit soll die generische VPRO Vektorprozessorarchitektur auf das Xilinx UltraScale+ MPSoC portiert werden. Dabei soll auf Basis des AXI4 Standard eine Infrastruktur implementiert werden, welche unter anderem einen Speichercontroller sowie Kommunikationsschnittstellen enthält. Die Kopplung des Vektorprozessors mit dem im FPGA verfügbaren ARM Prozessor soll sowohl hardwareseitig über entsprechende Schnittstellen als auch softwareseitig über Treiber und Bibliotheken implementiert werden.

Betreuung: Nolting, Stephan; Payá Vayá, Guillermo

Jahr: 2018

Laufzeit: 01.02.2018-

Implementation and evaluation of a back-projection autofocus algorithm on a FPGA platform

Betreuung: Niklas Rother

Jahr: 2021

Optimization and Evaluation of a Noise Reduction Algorithm for Application Specific Hearing Aid Processors Based on Matlab C-Code Synthesis

Betreuung: Simon Klein

Jahr: 2021

3D-Druck einer Röhre mit verschiedenen Bioprintern - Konzepte und Realisation

Betreuung: Fabian Cholewa, Henrik Heymann, Sebastian Lowner

Jahr: 2021

Implementierung und Evaluierung von Algorithmen zur Optimierung von stückweise linearen Bauelementmodellen

Im Rahmen dieser Arbeit sollen verschiedene Methoden zur Optimierung von stückweise linearen Bauelementmodellen implementiert und anschließend evaluiert werden.

Betreuung: Rechmal, Malgorzata

Jahr: 2018

Laufzeit: 12.06.2018-

Reconfigurable Constant Coefficient Multipliers for Neural Networks on FPGAs

Betreuung: Günther Meyer

Jahr: 2021

Implementierung, Anpassung und Evaluation Künstlicher Neuronaler Netze für Semantische Segmentierung auf 3D-LiDAR Daten

Betreuung: Christoph Riggers

Jahr: 2021

Implementierung und Evaluation eines Range-Compression-Verfahrens für FMCW-Radar auf einer FPGA-Plattform

Betreuung: Christian Fahnemann

Student/in: Till Fiedler

Jahr: 2021

Implementierung und Evaluation von Algorithmen zur 3D-Oberflächenmessung Nicht-Statischer Objekte mit Structured Light

Betreuung: Henrik Heymann

Jahr: 2021

Konzeption und Evaluierung von Kompressions- und Beschleunigungsverfahren für Neuronale Netze auf einer Vektorprozessorarchitektur

Betreuung: Oliver Renke

Jahr: 2021

Specialization and Performance Optimization of a TTA Processor for Communication in Harsh Environments using Timing Speculation

Betreuung: Moritz Weißbrich

Student/in: Malte Hawich

Jahr: 2021

Implementierung einer modularisierten Software-Pipeline zur Anonymisierung von Videosequenzen

Betreuung: Julian Drewljau

Jahr: 2021

Implementierung eines Algorithmus zur Schallquellen-Lokalisierung auf einer Vektorprozessorarchitektur

Betreuung: Sven Gesper

Jahr: 2021

Implementierung und Evaluation eines Open-Source Beschleunigers für Neuronale Netze auf FPGAs

Betreuung: Julian Drewljau

Jahr: 2021

Implementation and Evaluation of a TTA Processor- based Hardware/Software Application for 868 MHz Radio Communication

Betreuung: Moritz Weißbrich

Jahr: 2021

Implementation of a Tool for the automated Evaluation of the Runtime of Neural Network Layers

Betreuung: Julian Drewljau

Jahr: 2021

Exploration of Weight Sharing Approaches for Neural Network

Betreuung: Günther Meyer

Jahr: 2021

Implementierung und Evaluation eines Ansatzes zur iterativen Binärisierung Neuronaler Netze durch Approximations-Layer

Betreuung: Julian Drewljau

Jahr: 2021

Erweiterung und Optimierung eines Compilers für einen Application Specific Instruction Set Processor mithilfe von LLVM

Betreuung: Stuckmann

Jahr: 2021

Analyse, Implementierung und Evaluation von Verfahren zur automatisierten Ereignisdetektion in Videoaufzeichnungen zur Generierung von Markern in EEG-Datensätzen

Betreuung: Simon Klein, Marc-Nils Wahalla

Jahr: 2021

Benchmarking and Comparison of a TriCore AURIX Platform for Realization of AI Algorithms

Betreuung: Christoph Riggers

Jahr: 2021

Evaluation and Optimization of a Complex Filter System Using Different Application-Specific Instruction-Set Processor Configurations

Betreuung: Jens Karrenbauer

Jahr: 2021

Implementierung und Evaluation einer automatischen Laufzeitberechnung für simultane Auslöser in polymerfaserbasierten Netzwerken für die Kommunikation bei Weltraumanwendungen

Betreuung: Tim Oberschulte

Jahr: 2021

Implementierung, Optimierung und Evaluation eines Backprojection-Autofokus Algorithmus auf einer Multicore-Plattform

Betreuung: Niklas Rother

Jahr: 2021

Implementierung und Evaluation eines Backprojection-Autofokus-Algorithmus auf einer ASIP-Plattform

Betreuung: Christian Fahnemann

Jahr: 2021

Konzeption, Training und Evaluation eines Neuronalen Netzes für Demosaicking und Rauschreduktion von Bildsensorrohdaten

Betreuung: Nicolai Behmann, Julian Drewljau

Jahr: 2021

Entwurf, Implementierung und Evaluation eines Radar-Simulators für komplexe Szenen

Betreuung: Niklas Rother

Jahr: 2021

Implementierung und Evaluation eines HD-Scheinwerfersystems zur Projektion der Fahrzeugtrajektorie

Betreuung: Jens Schleusner

Jahr: 2021

Erweiterung und Optimierung eines Beschleunigers Neuronaler Netze für Hörgeräte Prozessoren

Betreuung: Simon Klein

Jahr: 2021

Evaluation, Adaption und Optimierung eines Physical Layers für die Powerline Kommunikation auf einer skalierbaren RISC-V-Architektur für den Einsatz in Harsh Environment

Betreuung: Tobias Stuckenberg

Jahr: 2021

Implementation and Evaluation of a Real Time Firmware for Inertial Measurement Units with Bluetooth Low Energy

Betreuung: Fritz Webering

Jahr: 2021

Adaption eines Neuronalen Netzes zur Objektdetektion in Bild-Sequenzen

Betreuung: Julian Drewljau

Jahr: 2021

Implementierung und Evaluierung generischer Addierer- und Multipliziererarchitekturen für Approximate-Computing-Anwendungen

In der Literatur werden verschiedene approximative Architekturmodifikationen für Addierer und Multiplizierer präsentiert, wobei jede Architektur eine eigene Charakteristik bzgl. des Approximationsfehlers, benötigter Chipfläche und Verlustleistung sowie möglicher Performance aufweist. Eine vollständige Evaluation der vorgeschlagenen Approximationsansätze ist daher unumgänglich für die Auswahl geeigneter, auf eine Applikationsklasse spezialisierter arithmetischer Hardware. In dieser Arbeit soll eine Auswahl approximierender Addierer- und Multipliziererarchitekturen aus der Literatur als strukturelle und generische RTL-Beschreibung in der Hardware-Beschreibungssprache VHDL implementiert werden.

Betreuung: Weißbrich, Moritz

Implementierung und Evaluation eines Kalman-Filters auf FPGAs zur Laser-Phasenmessung mittels Deep Phase Modulation in Weltraumanwendungen

Betreuung: Tim Oberschulte

Jahr: 2023

Implementation and Evaluation of Execution Units for Rational 64-bit Numbers with LEON Soft Processors on FPGAs for Space Applications

Betreuung: Tim Oberschulte

Jahr: 2023

Implementierung und Evaluierung eines Algorithmus zur Lokalisierung von Geräuschquellen auf einem ASIP für digitale Hörhilfen

Betreuung: Sven Schönewald, Jens Karrenbauer

Jahr: 2023

Untersuchung der Erklärbarkeit Neuronaler Netze zur Klassifikation von EEG-Signalen

Betreuung: Julian Drewljau

Jahr: 2023

Evaluation und Implementierung verschiedener Kanalkodierungen zur Durchsatzoptimierung fehleranfälliger Kanäle

Betreuung: Till Fiedler

Jahr: 2023

Implementierung und Optimierung eines Algorithmus zur Geräuschunterdrückung auf einem ASIP basierten Hardwaredemonstrator für digitale Hörhilfen

Betreuung: Sven Shcönewald

Jahr: 2023

Topologische Optimierung des neuronalen Netzes SalsaNext für die effiziente Ausführung auf einer Vektorprozessorarchitektur

Betreuung: Oliver Renke

Jahr: 2023

Evaluation und Optimierung einer Transport Triggered Architecture für den Einsatz von Synthetic-Aperture-Radar-Algorithmen

Betreuung: Niklas Rother

Jahr: 2023

Skalierbarkeit von Datenkompression für Neuronale Netze

Betreuung: Simon Klein

Jahr: 2023

Implementierung eines Moduls zur Zerlegung von CNN-Operationen in parallelisierbare Workloads und Integration in Apache TVM CNN-Compiler

Betreuung: Oliver Renke

Jahr: 2023

Entwicklung einer Compiler-Toolchain für einen Hochperformanten RISC-V Prozessor

Betreuung: Malte Hawich

Jahr: 2023

Creation and evaluation of a brightness difference method for environmental perception in autonomous vehicles

Betreuung: Till Fiedler

Jahr: 2023

Implementierung und Optimierung einer Fehlerkorrekturanwendung auf Basis einer Transport-Triggered-Prozessorarchitektur

In dieser Bachelorarbeit soll eine Fehlerkorrekturanwendung auf Basis des Reed-Solomon-Codes in C implementiert und für eine Transport-Triggered-Prozessorarchitektur (TTA) optimiert werden. Mithilfe des TTA-Based Co-Design Environments (TCE) der Universität Tampere, Finnland, werden dabei die Spezialisierung der Architektur vorgenommen und umfangreiche Analyse- und Profilingmöglichkeiten für die Optimierung der Anwendung und des applikationsspezifischen Prozessors bereitgestellt.

Betreuung: Weißbrich, Moritz; Gesper, Sven

Student/in: Tuan Anh Dang

Jahr: 2018

Entwurf und Integration von Hardware Schedulern einer n-stufigen Pipeline für einen RISC-V Prozessor in einer Hochtemperaturumgebung

Betreuung: Malte Hawich

Jahr: 2023

Implementierung eines Moduls zur Quantisierung von CNN-Operationen und Integration in Apache TVM CNN-Compiler

Betreuung: Oliver Renke

Jahr: 2023

Implementierung und Optimierung eines MIPS-basierten Soft-Core-Prozessorsystems zur Verkehrszeichenerkennung

Besonders im Automobilbereich und im Kontext der Fahrerassistenzsysteme werden Architekturen für komplexe Berechnungen eingesetzt, die unter harten Echtzeitanforderungen arbeiten müssen. Besonders die Entwicklung von sogenannten Soft-Core-Prozessoren für den Einsatz in Field Programmable Gate Arrays (FPGAs) ist Gegenstand aktueller Forschungen. Durch dedizierte Erweiterungen einer Basisarchitektur kann der Prozessor für eine bestimmte Anwendung oder ein Aufgabengebiet optimiert werden. Spätere Anpassungen der Architektur sind durch die Rekonfigurierbarkeit des FPGAs weiterhin gegeben, sodass derartige Prozessor-plattformen einen guten Abtausch zwischen Kosten, Rechenleistung und Effizienz bieten.

Betreuung: Nolting, Stephan

Student/in: -

Untersuchung und Evaluation der Abbildunsgvarianten eines massiv parallelen Vektorprozessors auf die Intel Arria 10 FPGA-Architektur

Die Aufgabe in dieser Arbeit ist es, den am Institut entwickelte und für Xilinx FPGAs optimierten VPRO Vektorprozessor auf die Intel Arria 10 FPGA Architektur zu portieren. Um eine möglichst hohe Rechenleistung zu erzielen, sollen die Rechenkerne des Vektorprozessors für die FPGA-Architektur optimiert werden.

Betreuung: Nolting, Stephan

Student/in: -

Jahr: 2020

Implementierung und Optimierung eines MIPS-basierten Soft-Core-Prozessorsystems für ein Xilinx Arty-FPGA-Board

Die Aufgabe in dieser Arbeit besteht darin, einen zuvor entworfenen MIPS Soft-Core-Prozessor für eine kostengünstige Xilinx Arty FPGA-Platine zu implementieren und zu optimieren.

Betreuung: Nolting, Stephan; Hartig, Julian

Student/in: Kirill Baydakov

Implementierung und Evaluierung eines Frameworks zur Charakterisierung kommerzieller FPGAs

Basierend auf früheren Arbeiten ist die Aufgabenstellung dieser Arbeit, mehrere Xilinx Virtex-6 FPGAs auf ihre maximale physikalische Betriebsfrequenz zu charakterisieren. Die minimale Laufzeitverzögerung soll mit Oszillatoren analysiert werden, die mit den rekonfigurierbaren FPGA-Basiselementen aufgebaut werden.

Betreuung: Nolting, Stephan

Implementierung und Evaluierung von eng gekoppelten SIMD- und Vektor-Koprozessoren mit einem MIPS Prozessor

Die Aufgabe in dieser Arbeit ist es, einen vertikalen und einen horizontalen Vektor-Coprozessor für eine am Institut für Mikroelektronische Systeme entwickelte MIPS-basierte Architektur zu entwerfen und zu implementieren.

Betreuung: Nolting, Stephan

Implementierung und Evaluierung eines CNN-basierten Szenenkennzeichnungsalgorithmus auf einer neuartigen komplexadressierenden Vektor-Co-Prozessor-Architektur

Die Aufgabe dieser Arbeit besteht darin, den Open-Source-LLVM-Compiler so zu modifizieren, um eine neuartige komplexe Vektor-Coprozessorarchitektur zu unterstützen.

Betreuung: Nolting, Stephan