Konzeptionierung und Implementierung einer hybriden MAC-Layer-Architektur für Paket-basierte Powerline Kommunikation auf einem FPGA

Am Fachgebiet „Architekturen und Systeme“ des Instituts für Mikroelektronische Systeme werden
VLSI-Architekturen für Algorithmen der digitalen Signalverarbeitung mit besonderen Anforderungen
an Echtzeitfähigkeit und Verlustleistung konzipiert und implementiert. Ein Forschungsschwerpunkt
ist dabei die digitale Signalverarbeitung in der Kommunikationstechnik.

Heutige Anwendungen elektronischer Systeme setzen vermehrt auf die drahtlose Kommunikation
und den Austausch von immer größer werdenden Datenmengen untereinander. Am Institut für
Mikroelektronische Systeme werden unter anderem OFDM-basierte Kommunikationssysteme für
diese Anforderungen konzeptioniert und evaluiert. Ein besonders interessantes Verfahren ist hier die
Powerline Kommunikation. Diese ist ein Paket-basiertes Verfahren, welches nach dem Prinzip des
Ethernet-Stacks einen MAC- und einen PHY-Layer definiert.

Der MAC-Layer übernimmt hierbei eine steuernde Rolle und leitet die Pakete an die PHY-Layer
weiter, bewertet die frequenzbezogenen Eigenschaften des Übertragungskanals und kontrolliert den
Verbindungsstatus zur Gegenstelle. Die Über- und Weitergabe von Paketen erfolgt hierbei über so
genannte FIFO-Interfaces, jeweils zur darüber liegenden Schicht und dem PHY-Layer. Außerdem
regelt der MAC-Layer den Medienzugriff auf die Powerline, wobei dieser parallel den Status des
Mediums abfragen und Daten für das Senden vorbereiten muss.

Die Aufgabe dieser Arbeit ist es eine hybride Architektur, bestehend aus Hardwareeinheiten
und ein oder mehreren Softcore-Prozessoren zu konzeptionieren. Die Implementierung eines MAC-
Layer nach dem HomePlug V1.0.1 Standard liegt hierbei bereits als VHDL-Hardware-Beschreibung
und C-Referenzimplementierung vor. Zunächst soll eine Evaluation der bestehenden Hardware-
Architektur hinsichtlich der Umsetzbarkeit einzelner Komponenten auf einem Softcore untersucht
werden. Anschließend werden verschiedene Architekturen von Softcore-Prozessoren verglichen und
bezüglich ihrer hardwarespezifischen Parameter bewertet. Die am besten geeigneten Softcore-
Prozessor-Architekturen werden schließlich in einem Gesamtkonzept als hybride Architektur mit
weiteren Hardware-Komponenten auf einem FPGA realisiert und gegen die Referenzimplementierung
verifiziert.