Implementierung und Optimierung eines MIPS-basierten Soft-Core-Prozessorsystems für ein Xilinx Arty-FPGA-Board

In der Forschungsgruppe "Architekturen und Systeme" des Instituts für Mikroelektronische Systeme werden Prozessorarchitekturen für hoch rechenintensive Aufgaben analysiert. Insbesondere die Entwicklung sogenannter Soft-Core-Prozessorarchitekturen für Field Programmable Gate Arrays (FPGAs) ist ein aktuelles Forschungsthema. Diese Prozessoren können so modifiziert werden, dass sie den Anforderungen einer Zielanwendung optimal entsprechen. Ihre Hardwareimplementierung kann auch nach der Bereitstellung weiter aktualisiert werden. Die verfügbaren Ressourcen des FPGA, insbesondere Hardmakros, wie eingebettete Multiplizierer und Speicherblöcke, können effizient genutzt werden, um selbst Hochleistungsarchitekturen zu implementieren. Daher stellen diese Plattformen einen guten Kompromiss zwischen Kosten, Leistung und Flexibilität dar.

Die Aufgabe in dieser Arbeit besteht darin, einen zuvor entworfenen MIPS Soft-Core-Prozessor für eine kostengünstige Xilinx Arty FPGA-Platine zu implementieren und zu optimieren. Der Prozessor soll in ein Multi-Clock-Domain-System eingebunden werden, um den On-Board-Speicher und andere integrierte Peripheriegeräte zu nutzen. Eine Schnittstelle, die in der Lage ist, den Speicher des Systems zu nutzen und mit dem Prozessor zu kommunizieren, soll zusammen mit einer Host-Kommunikationsanwendung entworfen werden. Um eine Taktgeschwindigkeit von mindestens 100 MHz zu erreichen, sind mehrere Prozessorarchitekturoptimierungen erforderlich. Diese Optimierungen umfassen modifizierte Cachesysteme, die an die verfügbaren Fähigkeiten der On-Chip-Speichers angepasst sind und erweiterte Pipeline-Architekturanpassungen .

Eine gute Dokumentation des Quellcodes ist zwingend erforderlich. Die eingereichten Kopien sowie die Ergebnisse der Arbeiten bleiben Eigentum des Instituts.