Entwurf, Implementierung und Evaluation eines Hardwarebeschleunigers für Neuronale Faltungsnetze auf einem FPGA-SoC
| Betreuung: | Simon Klein, M.Sc. |
| Student/in: | Julian Drewljau, B.Sc. |
| Jahr: | 2020 |
| Ist abgeschlossen: | ja |
Letzte Änderung: 14.10.24
| Betreuung: | Simon Klein, M.Sc. |
| Student/in: | Julian Drewljau, B.Sc. |
| Jahr: | 2020 |
| Ist abgeschlossen: | ja |
Letzte Änderung: 14.10.24