Implementierung und Optimierung einer Fehlerkorrekturanwendung auf Basis einer Transport- Triggered-Prozessorarchitektur