Charakterisierung des Operationsverhaltens dedizierter FPGA-DSP-Blöcke unter stochastischen Betriebsbedingungen

Schlagworte: FPGA, VHDL, C-Programmierung, applikationsspezifische Prozessoren, Stochastic Computing, Fehlermodellierung, Computer Vision, Fahrerassistenzsysteme, Merkmalsextraktion

Die Erkennung charakteristischer Merkmale in Kamerabildern ist ein wesentlicher Bestandteil aktueller Computer-Vision-Anwendungen. So benötigen etwa Fahrerassistenzsysteme, z.B. zur Verkehrszeichen- oder Fußgängererkennung, oder automatische Objekterkennungsalgorithmen für kamerabasierte Überwachungssysteme eine echtzeitfähige Detektion und Extraktion von Bildmerkmalen. Um die Performance zur Echtzeitausführung bei gleichzeitig geringem Energiebedarf bereitzustellen, werden applikationsspezifische Prozessoren und dedizierte Hardware-Blöcke eingesetzt.

Am Fachgebiet Architekturen und Systeme des Instituts für Mikroelektronische Systeme wurde eine auf Bildverarbeitung spezialisierte VLIW-SIMD-Prozessorarchitektur mit einem Co-Prozessor erweitert, der dedizierte DSP-Ressourcen gängiger FPGA-Bausteine zur Beschleunigung der Basisoperationen des SIFT-Merkmalsextraktionsalgorithmus verwendet. Um eine weitere Steigerung der Performance zu erreichen, soll die Taktfrequenz über die vom Hersteller spezifizierte maximale Frequenz hinaus erhöht werden. Gemäß dem Stochastic-Computing-Paradigma werden dabei möglicherweise Berechnungsfehler durch das Verletzen des Schaltungstimings im Multiplizierer der dedizierten DSP-Blöcke hervorgerufen.

In dieser Arbeit soll das Fehlerverhalten der Multiplizierer in den DSP-Blöcken eines Xilinx Virtex-6 FPGA-Bausteins untersucht und durch ein Fehlermodell charakterisiert werden, sobald stochastische Betriebsbedingungen durch Übertaktung vorliegen. Anhand der vorhandenen FPGA-Implementierung eines SIFT-Co-Prozessors soll der Einfluss stochastischer Fehler auf die Anzahl und Güte der detektierten Bildmerkmale evaluiert werden. Weiterhin ist die Portierung des Fehlermodells in eine Software-Referenzimplementierung des SIFT-Algorithmus vorgesehen, um das Auftreten stochastischer Fehler in einem Software-Framework für Fahrerassistenz-Applikationen nachzubilden.

Mögliche Aufgabengebiete der Arbeit sind:

• VHDL-Implementierung von DSP- Testumgebungen zur Ermittlung des stochastischen Fehlerverhaltens
• Anwendung von Modellierungsmethoden zur Erstellung eines Fehlermodells und C-Implementierung des Modells in eine Software-SIFT-Referenzimplementierung
• Evaluation der Fehlercharakterisierung durch Betrieb eines FPGA-basierten SIFT-Co-Prozessors in diversen stochastischen Betriebspunkten bzgl. der Taktfrequenz und Vergleich/Optimierung des Fehlermodells

Ansprechpartner
M.Sc. Moritz Weißbrich (Raum: 311, Telefon: 0511 762-19611, Mail: weissbrich@ims.uni-hannover.de)