Konzeption und VHDL-Implementierung einer Rektifizierungseinheit für Stereo-Kamera-Bilder

Im Rahmen eines Forschungsvorhabens in Kooperation mit der Firma Bosch werden am Fachgebiet „Architekturen und Systeme" dedizierte Architekturen für rechenintensive und echtzeitfähige Bildverarbeitungsaufgaben von Fahrerassistenzsystemen untersucht. In diesem Projekt wird ein FPGA-basierter, echtzeitfähiger Demonstrator aufgebaut, der verschiedene für Fahrerassistenzsysteme typische Aufgaben, wie z. B. die Schätzung von Tiefeninformationen oder eine Fahrzeugerkennung, beherrscht. Der Demonstrator arbeitet mit einem Stereo-Kamera-System. Eine Aufgabe von wesentlicher Bedeutung ist die Entzerrung und Rektifizierung der Stereo-Kamera-Bilder. Bei der Rektifizierung wird anhand von markanten Punkten im linken und rechten Kamerabild eine Ausrichtungskorrektur durchgeführt, so dass die gleichen Bildzeilen in beiden Eingangsbildern auch genau dieselben Raumpunkte abbilden. Dies ist entscheidend, um später korrekte Aussagen z. B. über Entfernungen von detektierten Fahrzeugen bzw. Fußgängern treffen zu können.Im Rahmen dieser Abschlussarbeit ist eine Hardware-Einheit zur Rektifizierung von Stereo-Kamera-Bildern zu entwerfen und in VHDL zu implementieren. Die Hardware-Einheit ist anschließend in ein bestehendes Hardware-System, d.h. den Demonstrator, zu integrieren. Die Funktionsfähigkeit der Einheit ist durch Video-Demonstration nachzuweisen.Vorkenntnisse mit Hardware-Beschreibungssprachen (VHDL/Verilog) werden empfohlen, sind aber bei Interesse an Hardware-Entwicklung nicht notwendig!