Die Vorlesung wird auf
Sie ist für Studierende im Masterstudiengang ausgelegt.
Die Studierenden kennen die erweiterte Prozessorarchitektur (Instruction-, Data-, und Task-Level-Parallelism). Sie sind fähig zur Umsetzung von anwendungsspezifischen Instruktionssatz- Prozessoren (ASIPs). Sie können Arithmetik-orientierten Hardware-Erweiterungen implementieren. Sie kennen neuartige Entwicklungstendenzen von Prozessoren, wie z.B. hochparallele Prozessoren und rekonfigurierbare Prozessoren.
1. Introduction to Embedded Computer Architectures
2. Fundamentals of Computer Architecture
3. Application-Specific Instruction-Set Processor (ASIP)
4. Instruction-Level Parallelism
5. Data-Level Parallelism
6. Memory Systems
7. Heterogeneous / Homogeneous Multi-Core Systems
8. Reconfigurable ASIP Architectures (rASIP)
Prüfung: Mündlich, Dauer 30 min, keine Unterlagen erlaubt. Zur mündlichen Prüfung müssen ein amtlicher Lichtbildausweis und ein Studierendenausweis mitgebracht werden. Prüfungstermine nach Vereinbarung.
Weitere Informationen zu diesem Modul finden Sie im Online-Vorlesungsverzeichnis und im Stud.IP. Darüber hinaus müssen Sie Ihre Teilnahme an dieser Veranstaltung im Stud.IP anmelden.
Vorlesungs- und Übungsunterlagen finden Sie unter der jeweiligen Veranstaltung in Stud.IP.