Dr.-Ing. Markus Olbrich
Dr.-Ing. Markus Olbrich
Telefon
Adresse
Appelstraße 4
30167 Hannover
30167 Hannover
Gebäude
Raum
Dr.-Ing. Markus Olbrich
-
Publikationsliste
Konferenzbeiträge
-
(2020): Establishing Reachset Conformance for the Formal Analysis of Analog Circuits, Proceedings APSDAC 2020
DOI: 10.1109/ASP-DAC47756.2020.9045120 -
(2020): Extended Probability Distribution Arithmetic, IEEE 2nd International Conference on Electronics, Control, Optimization and Computer Science (ICECOCS)
DOI: 10.1109/ICECOCS50124.2020.9314534 -
(2020): Automated Model Generation Including Variations for Formal Verification of Nonlinear Analog Circuits, 18th IEEE International New Circuits and Systems Conference (NEWCAS)
DOI: 10.1109/NEWCAS49341.2020.9159822 -
(2020): Automatically Generated Nonlinear Analog Circuit Models Enclosing Variations with Intervals and Affine Forms for Reachability Analysis, 23rd International Symposium on Design and Diagnostics of Electronic Circuits {\&} Systems, {DDECS}
DOI: 10.1109/DDECS50862.2020.9095655 -
(2019): Enabling Complex Stimuli in Accelerated Mixed-Signal Simulation, 56th ACM/ESDA/IEEE Design Automation Conference (DAC), Las Vegas, United States. Weitere Informationen
DOI: 10.1145/3316781.3317815
ISBN: 9781450367257 -
(2018): STP - A Quadratic VLSI Placement Tool Using Graphic Processing Units, 17th International Symposium on Parallel and Distributed Computing, ISPDC, pp. 77-84 Weitere Informationen
DOI: 10.1109/ISPDC2018.2018.00020 -
(2018): Coverage Measures and a Unified Coverage Model for Analog Circuit Design, ANALOG 2018; 16th GMM/ITG-Symposium, Munich/Neubiberg, Germany, pp. 74-79. Weitere Informationen
ISBN: 978-3-8007-4754-2 -
(2018): Modeling And Accelerated Mixed-Signal Simulation Of A Control System, 21st IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS, pp. 95-100 Weitere Informationen
DOI: 10.1109/DDECS.2018.00024 -
(2018): Parallelization Strategies for the Detailed Routing Step, Analog 2018; 16th GMM/ITG-Symposium, VDE
ISBN: 978-3-8007-4754-2 -
(2017): Novel Metrics for Analog Mixed-Signal Coverage, 20th IEEE International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS)
DOI: 10.1109/DDECS.2017.7934589 -
(2017): Accelerated Mixed-Signal Simulations Using Multi-Core Architecture, Frontiers in Analog CAD Weitere Informationen
ISBN: 978-3-8007-4442-8 -
(2016): Knowing your AMS system's limits: system acceptance region exploration by using automated model refinement and accelerated simulation, Forum on Specification and Design Languages (FDL)
DOI: 10.1109/FDL.2016.7880383 -
(2016): Modeling of Linear Stimuli for Accelerated Mixed-Signal Simulations, 15. ITG/GMM Fachtagung ANALOG 2016, Verifikation von Schaltungen und Systemen für das Internet der Dinge, Bremen, Germany Weitere Informationen
ISBN: 978-3-8007-4265-3 -
(2016): Embedded tutorial: Analog-/mixed-signal verification methods for AMS coverage analysis, 2016 Design, Automation & Test in Europe Conference & Exhibition (DATE) Weitere Informationen
-
(2015): Fast Global Interconnnect Driven 3D Floorplanning, VLSI-SoC
DOI: 10.1109/VLSI-SoC.2015.7314436 -
(2015): Analog Mixed-Level Modeling for Accelerated Simulation to Increase the Analog Coverage, FDL 2015, Forum on specification & Design Languages, Barcelona, Special Session "Towards Analog-/Mixed-Signal Coverage"
-
(2015): Split and Merge Strategies for Solving Uncertain Equations Using Affine Arithmetic, Proceedings of the SIMUTOOLS 2015
DOI: 10.4108/eai.24-8-2015.2260594 -
(2015): Automated Generation of Hybrid System Models for Reachability Analysis of Nonlinear Analog Circuits, Design Automation Conference (ASP-DAC), 2015 20th Asia and South Pacific, pp.725,730
DOI: 10.1109/ASPDAC.2015.7059096
ISBN: 978-1-4799-7790-1 -
(2014): Variation-Aware Behavioral Models of Analog Circuits Using Support Vector Machines with Interval Parameters, Computer Science and Electronic Engineering Conference (CEEC), 2014 6th
DOI: 10.1109/CEEC.2014.6958566 -
(2014): Simulation Based Verification with Range Based Signal Representations for Mixed-Signal Systems, SBCCI
DOI: 10.1145/2660540.2661010
ISBN: 978-1-4503-3156-2 -
(2014): Intervallwertige Support Vector Machines zur Verhaltensmodellierung analoger Schaltungen mit Parametervariationen , Tagungsband Analog2014
ISBN: 978-3-8007-3638-6 -
(2014): Application of Mission Profiles to Enable Cross-Domain Constraint-Driven Design, DATE, 1-6
DOI: 10.7873/DATE.2014.079 -
(2013): Analysis and Modeling of Minority Carrier Injection in Deep-Trench Based BCD Technologies, 9th Conference on Ph.D. Research in Microelectronics and Electronics (PRIME 2013), (245-248)
DOI: 10.1109/PRIME.2013.6603160 -
(2013): Verification of Mixed-Signal Systems with Range Based Signal Representations, Frontiers in Analog CAD 2013 (FAC 2013)
-
(2013): Lösungsverfahren für nichtlineare implizite Gleichungssysteme unter Verwendung von Affiner Arithmetik und Gebietsaufteilungen , ANALOG 2-1, VDE-Verlag
ISBN: 978-3-8007-3467-2 -
(2013): Generation of Piecewise-Linear Semiconductor Models for Accelerated Mixed-Signal Simulation, Frontiers in Analog CAD 2013 (FAC 2013) Weitere Informationen
-
(2012): Robustness Validation of Integrated Circuits and Systems, 4th Asia Symposium on Quality Electronic Design (ASQED), 2012 (145-154)
DOI: 10.1109/ACQED.2012.6320491 -
(2012): Enclosing the Modeling Error in Analog Behavioral Models Using Neural Networks and Affine Arithmetic, International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design 2012 (SMACD 2012), (5-8)
DOI: 10.1109/SMACD.2012.6339403 -
(2012): 3D Floorplanning Considering Vertically Aligned Rectilinear Modules Using T∗-tree, IEEE International 3D Systems Integration Conference (3DIC), 2-1, (1-5)
DOI: 10.1109/3DIC.2012.6263030 -
(2012): Efficient Generation of Analog Circuit Models for Accelerated Mixed-Signal Simulation, IEEE International System-on-Chip Conference 2012 (SOCC 2012), (104-109)
DOI: 10.1109/SOCC.2012.6398386
ISBN: 978-1-4673-1294-3 -
(2011): Fast Mixed-Signal Simulation using SystemC, IEEE International Systems Conference 2011 (SysCon 2011)
DOI: 10.1109/SYSCON.2011.5929046 -
(2011): Optimization of Chip Design Processes, African Conference on Software Engineering and Applied Computing
-
(2011): A Theoretical Probabilistic Simulation Framework for Dynamic Power Estimation, The 2011 International Conference on Computer-Aided Design (ICCAD 2011), (708-715)
DOI: 10.1109/ICCAD.2011.6105407 -
(2011): Anwendung der affinen Arithmetik auf das BSIMSOI-Modell zur Simulation von Parameterschwankungen, ANALOG 2-1, VDE-Verlag, (S. 49-54)
ISBN: 978-3-8007-3369-9 -
(2011): Using Analog Circuit Behavior to Generate SystemC Events for an Acceleration of Mixed-Signal Simulation, IEEE International Conference on Computer Design 2011 (ICCD 2011)
DOI: 10.1109/ICCD.2011.6081384 -
(2010): Towards Abstract Analysis Techniques for Range Based System Simulations, FDL 2-1, (6)
DOI: 10.1049/ic.2010.0146 -
(2010): An Accelerated Mixed-Signal Simulation Kernel for SystemC, Forum on Specification & Design Languages 2010 (FDL)
DOI: 10.1049/ic.2010.0158 -
(2010): SystemC Mixed-Signal and Mixed-Level Simulation using an Accelerated Analog Simulation Approach, The International Workshop on Symbolic and Numerical Methods, Modeling and Applications to Circuit Design 2010 (SM2ACD)
DOI: 10.1109/SM2ACD.2010.5672303 -
(2010): Performance Management and Optimization of Semiconductor Design Projects, IAENG Transactions on Engineering Technologies Volume 4: Special Edition of the World Congress on Engineering and Computer Science 2-1, American Institute of Physics (AIP)
DOI: 10.1063/1.3460248 -
(2010): Optimization of Chip Design Processes using Task Graphs, International Conference on Software Technology and Engineering (ICSTE 2010)
DOI: 10.1109/ICSTE.2010.5608900 -
(2010): Integriertes Einfügen von Repeatern während der Platzierung, edaWorkshop10, VDE-Verlag
ISBN: 978-3-8007-3252-4 -
(2010): Beschleunigte Simulation von Mixed-Signal-Schaltungen der Automobilindustrie auf der Grundlage automatisch generierter Modelle, Analog 2-1, VDE-Verlag
ISBN: 978-3-8007-3224-1 -
(2009): Fast Dynamic Power Estimation Considering Glitch Filtering, IEEE International SOC Conference (SOCC 2009), (361-364)
DOI: 10.1109/SOCCON.2009.5398019 -
(2009): Efficient and Fast Analysis of Power Distribution Networks, IEEE Symposium on Industrial Electronics & Applications (IEEE ISIEA 2009), (425-430)
DOI: 10.1109/ISIEA.2009.5356442 -
(2009): Modeling and Simulation Techniques for Voltage Drop due to Multiple Input Switching Transitions, International Conference on Computer and Electrical Engineering (ICCEE 2009), (546-550)
DOI: 10.1109/ICCEE.2009.242 -
(2009): The Praise Approach For Accelerated Transient Analysis Applied To Wire Models, International Behavioral Modeling and Simulation Conference (BMAS)
DOI: 10.1109/BMAS.2009.5338876 -
(2009): Combating Skill Shortage in Electrical Engineering: An Action-Oriented Teaching Unit on Microelectronics, Engineering Education and Educational Technologies, Engineering Education and Educational Technologies(II)
-
(2009): An Approach for Analyzing and Evaluating Semiconductor Design Projects, International Conference on Systems Engineering and Engineering Management (ICSEEM'09)
-
(2008): A Trapezoidal Approach to Corner Stitching Data Structures for Arbitrary Routing Angles, IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, (54-58)
-
(2008): Circuit Simulations with Uncertainties using Affine Arithmetic and Piecewise Affine Statemodels, Proceedings of International Conference on Solid-State and Integrated-Circuit Technology, IEEE Press
ISBN: 978-1-4244-2186-2 -
(2008): Verlässliche Modellierung integrierter analoger Schaltungen durch stückweise affine Abbildungen, 10. GMM/ITG-Fachtagung Analog 2-1, (56), VDE/VDI-Gesellschaft, VDE Verlag GmbH
-
(2008): Considering Possible Opens in Wire Delay Calculation for Non-tree Topologies, ACM Great Lakes Symposium on VLSI Proceedings, ACM Great Lakes Symposium on VLSI Proceedings, Association for Computing Machinery, (17-22)
ISBN: 978-1-59593-999-9 -
(2008): Distribution Arithmetic for Stochastical Analysis, Proceedings of the ASP-DAC 2-1, (537-542)
-
(2008): AC-Analyse analoger Schaltungen mit affiner Arithmetik, Analog 2-1, Entwicklung von Analogschaltungen mit CAE-Methoden, GMM/ITG, VDE (63-68)
ISBN: 978-3-8007-3083-4 -
(2008): Analog Circuit Simulation Using Range Arithmetics, Proceedings of the ASP-DAC 2-1, (762-767)
ISBN: 978-1-4244-1921-0 -
(2008): Redundanz in Repeaternetzwerken auf ULSI-Chips zur Erhöhung der funktionalen und parametrischen Ausbeute, 2. GMM/GI/ITG-Fachtagung "Zuverlässigkeit und Entwurf", VDE Verlag (8)
ISBN: 978-3-8007-3119-0 -
(2008): Methodologies for high-level modelling and evaluation in the automotive domain, Forum on Specification, Verification and Design Languages, 2008 (FDL 2008)
-
(2008): Automatic data extraction: A prerequisite for productivity measurement, Engineering Management Conference, 2008 (IEMC Europe 2008)
-
(2008): Simulation analoger Schaltungen mit affiner Arithmetik, 2. GMM/GI/ITG-Fachtagung "Zuverlässigkeit und Entwurf", VDE Verlag
-
(2007): Robust Wiring Networks for DfY Considering Timing Constraints, Great Lakes Symposium on VLSI 2-1, ACM, New York (43-48)
ISBN: 9781595936059 -
(2007): Verwendung von Gebietsarithmetiken zum Entwurf robuster Schaltungen und Systeme, 1.GMM/GI/GI-Fachtagung Zuverlaessigkeit und Entwurf, VDE Verlag, Berlin (131-136)
ISBN: 9783800730230 -
(2007): Erhoehung der Ausbeute durch robuste Verdrahtungsnetzwerke, 1.GMM/GI/GI-Fachtagung Zuverlaessigkeit und Entwurf, VDE Verlag GmbH - Berlin, Offenbach (117-123)
ISBN: 9783800730230 -
(2007): Ein Verfahren zur Analyse der Prozessschwankungen für nichtlineare Schaltungen mit nicht-Gauss-verteilten Parametern, 1.GMM/GI/ITG-Fachtagung Zuverlaessigkeit und Entwurf, VDE VERLAG GMBH, Berlin (25-30)
ISBN: 9783800730230 -
(2007): Corner-Stitching-Datenstruktur für beliebige Layoutstrukturen, EDA Workshop 2-1, VDE (41 - 46)
ISBN: 9783800730384 -
(2007): Range Arithmetics to Speed up Reachability Analysis of Analog Systems, FDL 2-1, (CD-ROM)
-
(2007): CMCal: An Accurate Analytical Approach for the Analysis of Process Variations with Non-Gaussian Parameters and Nonlinear Functions, Design, Automation and Test in Europe (DATE2007), IEEE Catalog Number 07EX1635 (243 - 248)
ISBN: 9783981080124 -
(2007): Timing-Driven-3D-Platzierung mit einem kräftebasierten Ansatz, 1.GMM/GI/GI-Fachtagung Zuverlaessigkeit und Entwurf, VDE Verlag GmbH, Berlin (187-188)
ISBN: 9783800730230 -
(2007): Efficient modeling techniques for dynamic voltage drop analysis, Proceedings of the 44th annual Design Automation Conference (DAC) 2-1, (706-711)
ISBN: 978-1-59593-627-1 -
(2006): Computer Aided HRM for the Semiconductor Industry: Computer Aided HRM for the Semiconductor Industry: Limits and Perspectives, 7th Asia Pacific Industrial Engineering and Management Systems Conference (APIEMS 2006), (CD_ROM)
-
(2006): Global Routing for Force Directed Placement, Proceedings 10th IEEE Workshop on Signal Propagation on Interconnects (SPI06), IEEE (25-29)
ISBN: 1424404541 -
(2006): RL-Analysis of Meander Shaped Adjustment Modules, 10th IEEE Workshop on Signal Propagation on Interconnects
-
(2006): A Fast and Accurate Monte Carlo Method for Interconnect Variation, ICICDT 2006 Proceedings, (207-210)
-
(2006): Global Loops on ULSI Routing for DfY, ICICDT 2006 Proceedings, Padova, IEEE (179-182)
ISBN: 1424400988 -
(2005): A Methodology for Modeling Lateral Parasitic Transistors in Smart Power ICs, 2005 IEEE International Behavioral Modeling and Simulation Conference, IEEE (19-24)
ISBN: 078039352x -
(2005): Detailed Routing With Integrated Static Timing Analysis Applying Simulated Annealing, Proceedings of the IEEE Northeastern Workshop on Circuits and Systems, IEEE (387-390)
ISBN: 0780389344 -
(2005): Routing of Analog Busses with Parasitic Symmetry, International Symposium on Physical Design, ACM Press, New York (14-19)
ISBN: 1-59593-021-3 -
(2005): Net order optimization in analog net bundles, Microtechnologies for New Millenium 2005
-
(2005): PARSY: PARasitenSYmmetrische Verdrahtung für analoge Busse mit Modulgeneratoren, ANALOG'05 (8. GMM/ITG-Diskussionssitzung), VDE Verlag GmbH, Berlin, Offenbach (283-288)
ISBN: 3-8007-2881-8 -
(2005): Modeling Substrate Currents in Smart Power ICs, Int. Symp. on Power Semiconductor Devices and ICs 2005 (ISPSD05), IEEE (127-130)
ISBN: 0-7803-8889-5 -
(2004): Placement Using a Localization Probability Model (LPM), Proceedings Design, Automation and Test in Europe (DATE2004), IEEE Computer Society, Los Alamitos (1412-1413)
ISBN: 0769520855 -
(2004): Wirelength Reduction Using 3-D Physical Design, PATMOS 2-1, (453-462)
-
(2003): Substrate Modeling and Noise Reduction in Mixed-Signal Circuits, Proc. of IFIP VLSI SoC, Darmstadt (13-18)
ISBN: 3901882170 -
(2003): Placing Substrate Contacts into Mixed-Signal Circuits Controlling Circuit Performance, Proc. Of 25th IEEE Custom Integrated Circuits Conference, (373-376)
-
(2003): 3-D Placement Considering Vertical Interconnects, Proceedings of the IEEE International SOC Conference, (257-258)
ISBN: 0780381823 -
(2003): LIFT: Ein Multi-Layer IC Floorplanning Tool, 11. E.I.S.-Workshop: Entwurf Integrierter Schaltungen und Systeme, VDE Verlag GmbH (157-162)
ISBN: 3800727609 -
(2003): Ein neues Platzierungsverfahren für einen leitbahnzentrierten Designflow, E.I.S.-Workshop, VDE VERLAG GmbH (151-156)
ISBN: 3800727609 -
(2002): A New Placement Algorithm for an Interconnect Centric Design Flow, ASIC/SOC 2-1, IEEE Press (416-420)
ISBN: 0780374940 -
(2001): An Improved Hierarchical Classification Algorithm for Structural Analysis of Integrated Circuits, DATE2001: 4th Design Automation and Test in Europe, (807)
-
(2001): A Combined Structural and Symbolic Method for Automatic Behavioral Modeling of Nonlinear Analog Circuits, Proceedings of the 15th European Conference on Circuit Theory and Design (ECCTD 01), Helsinki University of Technology, Espoo, Finnland (II-229-232)
ISBN: 9512255731 -
(2001): Ein integrierter parallelisierter Design-Flow zur selektiven und hochgenauen Extraktion parasitärer Elemente der Leitbahnen integrierter Schaltungen, 10. E.I.S.-Workshop: Entwurf integrierter Schaltungen (8. ITG-Fachtagung), VDE Verlag, Berlin, Offenbach (149-154)
ISBN: 3800726084 -
(1999): Ein neuer hierarchischer Klassifizierungsalgorithmus zur strukturellen Analyse integrierter Schaltungen, Analog 99: 5. GMM/ITG-Diskussionssitzung Entwicklung von Analogschaltungen mit CAE-Methoden, (77+78)
-
(1998): An Optimized Design Flow for Fast FPGA-Based Rapid Prototyping, FPL 98: 8th Int. Workshop on Field Programmable Logic and Applications, (79-88)
Journalbeiträge
-
(2018): Hierarchical Verification of AMS Systems With Affine Arithmetic Decision Diagrams, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, pp. 1–12 Weitere Informationen
DOI: 10.1109/TCAD.2018.2864238 -
(2014): Robustness measurement of integrated circuits and its adaptation to aging effects, Microelectronics Reliability (Volume 54, Issue 6-7)
DOI: 10.1016/j.microrel.2014.01.012 -
(2008): Design of Robust Signal and Clock Networks, Proceedings in Applied Mathematics and Mechanics, Proceedings in Applied Mathematics and Mechanics(Volume 7, Issue 1), GAMM, Wiley InterScience (2)
DOI: 10.1002/pamm.200700468 -
(2006): Modeling Lateral Parasitic Transistors in Smart Power ICs, IEEE Transactions on Device and Materials Reliability, 6(3), IEEE (408-420)
DOI: 10.1109/TDMR.2006.881506
ISBN: 15304388
Dissertationen
-
(2005): Platzierung in integrierten Schaltungen mit Aufenthaltswahrscheinlichkeiten, Dissertation, Verlag Dr. Hut, München
ISBN: 3899632761
Sonstiges
-
(2016): Automated Refinement of Analog/Mixed-Signal SystemC Models by Non-Functional Effects, University Booth at DATE 2016, Design, Automation & Test in Europe Conference & Exhibition), Dresden, Germany. Weitere Informationen
Buchbeiträge
-
(2018): Knowing Your AMS System's Limits: System Acceptance Region Exploration by Using Automated Model Refinement and Accelerated Simulation, Languages, Design Methods, and Tools for Electronic System Design, Springer, pp. 1-14
DOI: 10.1007/978-3-319-62920-9
ISBN: 978-3-319-62919-3 -
(2012): Methods of Parameter Variations, Process Variations and Probabilistic Integrated Circuit Design, S. 91–179, Springer, 2012
DOI: 10.1007/978-1-4419-6621-6 -
(2012): Towards Abstract Analysis Techniques for Range Based System Simulation, System Specification and Design Languages, Selected Contributions from FDL, Volume 106, pp. 105-122, Springer
DOI: 10.1007/978-1-4614-1427-8_7
ISBN: 978-1-4614-1427-8
-
-
Forschungsprojekte
Electronic Design Automation
-
Neue Simulationsmethoden zur beschleunigten Mixed-Signal-SimulationDieses Forschungsprojekt basiert auf einem speziellen Ansatz zur beschleunigten Mixed-Signal-Simulation von analogen Schaltungsmodellen. Das Verfahren ist derzeit auf stückweise konstante Eingangserregungen optimiert. Eines der wesentlichen Ziele dieses Forschungsprojekts ist die Erweiterung der neuartigen Simulationsmethodik um die Berücksichtigung zusätzlicher Typen von Signaleingangserregungen.Leitung: Dr.-Ing. Markus Olbrich, Prof. Dr.-Ing. Erich BarkeTeam:Jahr: 2019Förderung: Deutsche Forschungsgemeinschaft (DFG): BA 812/24-1Laufzeit: März 2014 - September 2019
-
ANCONA: Analoge Mixed-Level-Modellierung mit beschleunigter Mixed-Signal-Simulation zur Erhöhung der Analog-CoverageAls Forschungspartner des EDA-Clusterforschungsprojektes entwickelt das IMS Methoden zur Quantifizierung und Erhöhung der Analog-Coverage. Dabei liegt der Fokus auf der Modellierung von analogen und Mixed-Signal-Schaltungen sowie deren Verifikation und Validierung. In diesem Zusammenhang ist unter Analog-Coverage ein Maß dafür zu verstehen, wie vollständig alle relevanten Betriebsfälle einer Analogschaltung mit welcher Sicherheit verifiziert wurden.Leitung: Dr.-Ing. Markus OlbrichTeam:Jahr: 2017Förderung: Das Projekt ANCONA wird unter dem Förderkennzeichen 16ES021 im Förderprogramm IKT 2020 durch das Bundesministerium für Bildung und Forschung (BMBF) gefördert.Laufzeit: Juli 2014 - Juni 2017
-
Parallelisierung von RoutingalgorithmenWerkzeuge zur Erzeugung der Verdrahtung für einen gegebenen Chip haben aufgrund der Komplexität dieses Problems sehr hohe Laufzeiten. Ziel dieses Forschungsprojektes ist die Beschleunigung dieses Vorgangs durch die Ausnutzung hochparalleler Architekturen, insbesondere Graphical Processing Units. Zu diesem Zweck sollen Algorithmen und Datenstrukturen gefunden werden, die eine effiziente Aufteilung des Problems auf eine große Anzahl an Recheneinheiten erlauben.Leitung: Dr.-Ing. Markus OlbrichTeam:Jahr: 2014
-
RESCAR 2.0Das IMS entwickelt Methoden, die der Verwaltung von domänenübergreifenden Constraints dienen.Leitung: Prof. Dr.-Ing. Erich BarkeTeam:Jahr: 2014Förderung: Das Projekt ResCar wird unter dem Förderkennzeichen 16M3195 im Förderprogramm IKT 2020 durch das BMBF gefördert.Laufzeit: Februar 2011 - April 2014
-
3D-FloorplanningDas Forschungsprojekt hat sich als Ziel gesetzt, geeignete Optimierungsverfahren und Datenstrukturen für das 3D-Floorplanning zu entwickeln, bzw. vorhandene Verfahren und Datenstrukturen an das 3D-Floorplanning anzupassen. Weiterhin soll untersucht werden welche Entwurfsziele beim 3D-Floorplanning von Bedeutung sind. Gegebenenfalls sollen neue Entwurfsziele definiert und in das Optimierungsverfahren integriert werden.Leitung: Dr.-Ing. Markus OlbrichTeam:Jahr: 2014Laufzeit: abgeschlossen
-
Verlässliche ModellierungZiel des Projektes ist die Erzeugung von Verhaltensmodellen, die Parameterabweichungen in der Originalschaltung berücksichtigen. Die Parameterabweichungen werden mit Hilfe der affinen Arithmetik dargestellt.Leitung: Prof. Dr.-Ing. Erich BarkeTeam:Jahr: 2014
-
Lösungsverfahren für semi-symbolische Analog-SimulationenDie Parameter von analogen Schaltungen sind im Allgemeinen nicht exakt bekannt, denn sie unterliegen Schwankungen durch den Herstellungsprozess, Alterung oder die Umgebungstemperatur. Am Institut für mikroelektronische Systeme wurde ein Analogschaltungssimulator entwickelt, der zur Simulation solcher Parameterschwankungen affine Arithmetik verwendet. Ziel dieses Projektes ist die Vergrößerung des Konvergenzbereiches durch Gebietsaufteilungen.Leitung: Prof. Dr.-Ing. Erich BarkeTeam:Jahr: 2014Laufzeit: Januar 2012 - Mai 2015
-
NEEDSHochintegrierte Elektroniksysteme mit heterogenen Komponenten ermöglichen in vielen Anwendungsfeldern die Einsparung von Ressourcen und Kosten. Um das Potenzial der Elektronik noch vielfältiger zu nutzen, erforscht NEEDS den Entwurf einer neuen Klasse von Elektroniksystemen, welche die Stapelung von ungehäusten Chips mit vielfältigen Funktionen ermöglicht.Leitung: Dr.-Ing. Markus OlbrichTeam:Jahr: 2013Förderung: Das Projekt NEEDS wird unter dem Förderkennzeichen 16M3090 im Förderprogramm IKT 2020 durch das Bundesministerium für Bildung und Forschung (BMBF) gefördert.Laufzeit: Dezember 2010 - November 2013
-
ROBUSTIm Projekt Robust werden neue Methoden und Verfahren zum Entwurf robuster nanoelektronischer Systeme entworfen. Hierzu werden Maße zur Quantifizierung der Robustheit definiert. Diese Maße werden mit Hilfe zu abstrahierender Robustheitsmodelle und unter Anwendung neuer Robustheitsanalyseverfahren für die Systemebene ermittelt.Leitung: Prof. Dr.-Ing. Erich BarkeTeam:Jahr: 2009Förderung: BMBFLaufzeit: Mai 2009 - April 2012
Rekonfigurierbare Architekturen
-
Schaltungsentwurf und physikalisches Design für eine neuartige FPGA-ArchitekturUntersuchung und Validierung der Machbarkeit und der erzielbaren Leistung eines neuartigen Field Programmable Gate Array (FPGA).Leitung: Prof. Dr.-Ing. H. Blume, apl. Prof. Dr.-Ing. G. Payá VayáTeam:Jahr: 2013Förderung: Bundesministerium für Bildung und ForschungLaufzeit: Mai 2013 - Juli 2014
-