A gate sizing method for glitch power reduction.

verfasst von

Lei Wang, Markus Olbrich, Erich Barke, Thomas Büchner, Markus Bühler, Philipp V. Panitz

Organisationseinheit(en)

Fachgebiet Mixed-Signal-Schaltungen

Typ

Paper

Seiten

24-29

Publikationsdatum

2011

Publikationsstatus

Veröffentlicht

Peer-reviewed

Ja

Elektronische Version(en)

https://doi.org/10.1109/SOCC.2011.6085070 (Zugang: Unbekannt)