VLSI architectures for hierarchical block matching algorithms

verfasst von

T. Komarek, P. Pirsch

Abstract

An application-specific multiprocessor system is investigated for real-time implementation of the hierarchical block matching algorithm. The proposed architecture is based on parallel processing units and local memories which are globally preloaded via a common bus. The performance is estimated for the data transfer and the parallel computation time schedule.

Organisationseinheit(en)

Fachgebiet Architekturen und Systeme

Typ

Konferenzaufsatz in Fachzeitschrift

Journal

Proceedings - IEEE International Symposium on Circuits and Systems

Band

1

Seiten

45-48

Anzahl der Seiten

4

ISSN

0271-4310

Publikationsdatum

1990

Publikationsstatus

Veröffentlicht

Peer-reviewed

Ja

ASJC Scopus Sachgebiete

Elektrotechnik und Elektronik