RAPANUI: Rapid Prototyping for Media Processor Architecture Exploration

Im Fachgebiet "Architekturen und Systeme" wird der gesamte Entwurfsprozess von VLSI-Prozessoren für die Signalverarbeitung abgedeckt. Es werden überwiegend programmierbare oder dedizierte Signalprozessoren für die Bildverarbeitung, Video- und Multimediaanwendungen entworfen und implementiert. Die steigende Komplexität solcher Prozessoren spiegelt sich auch in deren Verifikation. Dank der heutigen hoch entwickelten auf rekonfigurierbaren Bausteinen (FPGAs) basierenden Emulatoren, ist es möglich, einen kompletten Prozessor abzubilden und im Zielsystem mit realitätsnahen Anwendungen unter Echtzeitbedingungen zu testen. Ein Hauptziel dieses Projekts ist es, diesen Prozess des Rapid Prototyping in eine neue Entwurfsmethodologie zu integrieren, um die Exploration und Evaluation neuartiger Prozessorarchitekturen zu unterstützen und eine intensive Verifikation zu ermöglichen.Traditionelle Prozessor-Simulatoren geben wenig Auskunft darüber, welchen Einfluss eine Modifikation der zu simulierenden Architektur auf die unterschiedlichsten Eigenschaften der Zielimplementierung haben wird, da die Entwicklung des Simulators eine hohe Performance verfolgt und daher nicht ein intuitives Modell der Architektur darstellt.Wir schlagen eine neue Prototyping-basierte Entwurfsmethodologie für Prozessorarchitekturen der digitalen Signalverarbeitung vor. Zusätzlich zu der Performanceanalyse und Verifikation mit Hilfe eines in einer objektbasierten Sprache erstellten Architekturmodells, wird das Ausführen einer bildverarbeitenden Anwendung unter Echtzeitbedingungen bei Verwendung der emulierten Hardware unterstützt.Im Rahmen dieses Projekts wird zurzeit folgende Diplom-/Masterarbeit angeboten:Funktionale Verifikation und Modifikation eines zur Verfügung stehenden RISC-Prozessors (SOAI1k).