Cluster of Excellence Hearing 4 All 2
Leitung: | Prof. Dr.-Ing. Holger Blume |
Team: | Simon Klein, M.Sc., Marc-Nils Wahalla, M.Sc. |
Jahr: | 2019 |
Laufzeit: | 2019 - 2025 |
Projektbeschreibung
Das Cluster of Excellence ist eine interdisziplinäre Kooperation zwischen der Carl von Ossietzky Universität Oldenburg, der Medizinischen Hochschule Hannover und der Leibniz Universität Hannover. Durch diese einzigartige Kooperation können Ergebnisse aus der Algorithmischen und Medizinischen Forschung direkt in die Entwicklung von Demonstratoren und Prototypen einfließen. Der Schwerpunkt des IMS liegt dabei auf der Entwicklung und Forschung im Bereich der Echtzeit Signalverarbeitung von EEG Signalen (CereBridge) und der Beschleunigung von Neuronalen Netzen für extrem effiziente Hörgeräte Prozessoren.
Dabei wird im ersten Forschungsschwerpunkt eine spezifisch an die Randbedingungen angepasste FPGA-Platinen Lösung entwickelt, welche sowohl bis zu 16 EEG Kanäle gleichzeitig aufzeichnen, aber auch direkt weiter verarbeiten kann. Um die Anwendung auch außerhalb von Laborumgebungen, z.B. für Probanden Studien, zu ermöglichen, wurde bei der Entwicklung auf einen kleinen Formfaktor und eine geringe Leistungsaufnahme geachtet. Die aktuelle Version hat mit Akku eine Laufzeit von über 18 Stunden und das Platinensystem mit einer Fläche von einer halben Kreditkarte lässt sich bequem per Stirnband am Kopf tragen.
Die Herausforderung beim zweiten Forschungsschwerpunkt ist, möglichst große und damit leistungsfähige DNNs in Echtzeit auf einem Hörgerät auszuführen. DNNs können bereits algorithmisch eingesetzt werden, um Probleme wie die Reduktion von Rauschen, die Erkennung von Sprache oder sogar auch die Trennung von mehreren Sprechern erfolgreich lösen. Allerdings gibt es bis jetzt keine geeignete Architektur, die diese DNNs auch in Echtzeit und bei nur wenigen mW Leistungsaufnahme auf einem Hörgerät auszuführen. Dafür wurde eine neuartige Architektur entwickelt, welche die Rechenelemente direkt und flexibel an den Speicher anschließt. Diese Architektur wird auf einer ASIC Technologie implementiert, um so die Leistungsfähigkeit der Lösung erfolgreich zu demonstrieren.