Extraktion von lokalen Bildmerkmalen auf angepassten ASIP-Architekturen
Am Institut für Mikroelektronische Systeme – Fachgebiet Architekturen und Systeme – werden Prozessoren mit anwendungsspezifischem Befehlssatz (ASIPs, engl.: application-specific instruction-set proccessor) für rechenintensive Bildverarbeitungsalgorithmen aus dem Bereich von Advanced Driver Assistance Systems (ADAS) untersucht. Um Wissen aus einer Szene generieren zu können, ist es von fundamentaler Bedeutung, die sich im Bild befindlichen Objekte zu erkennen und in Relation zueinander setzen zu können.
In der digitalen Bildverarbeitung existieren diverse Methoden, um Objekte in einem Bild zu finden. Eine mögliche Variante hierbei ist die merkmalsbasierte Objekterkennung. Die Extraktion von lokalen Bildmerkmalen ist dabei extrem rechenintensiv und benötigt für qualitativ hochwertige Merkmale eine entsprechende Rechenleistung. Herkömmliche programmierbare Prozessoren sind oftmals nicht leistungsfähig genug, um die Bildmerkmale in schritthaltender Geschwindigkeit mit den Low-Power-Anforderungen aus der Automobilbranche zu extrahieren. Eine Beschleunigung des Algorithmus zur Merkmalsextraktion muss daher die geforderte Performance bei begrenzter Leistungsaufnahme erreichen. Eine ausreichende Leistungsfähigkeit soll durch eine spezialisierte Befehlssatzerweiterung garantiert werden, wobei der resultierende Prozessor möglichst flexibel sein soll. Der Aspekt des Datendurchsatzes steht dabei im Vordergrund. Für eine Beschleunigung des vorgegebenen Algorithmus durch eine Erweiterung des ursprünglichen ASIP-Befehlssatzes muss auf Basis eines detaillierten Profilings eine Partitionierung des Algorithmus vorgenommen werde.
Es besteht die Aufgabe, eine angepasste, performance-kritische Implementierung eines vorgegebenen Algorithmus zur merkmalsbasierten Objekterkennung für eine FPGA-basierte ASIP-Architektur zu erarbeiten. Dazu ist zunächst ein für diese Architektur geeignetes Konzept zu entwickeln, wie der Algorithmus beschleunigt werden kann. Die Umsetzung dieses Konzepts soll unter dem Gesichtspunkt der maximalen Durchsatzrate erfolgen. Stehen für die Teilaufgaben mehrere Ansätze zur Verfügung, so sind diese jeweils einzeln zu evaluieren. Anschließend ist ein Benchmarking der Implementierung bezüglich des Datendurchsatzes und des FPGA-Ressourcenbedarfs durchzuführen. Die Funktionsfähigkeit der Implementierung ist anhand von Referenzdatensätzen nachzuweisen. Abschließend erfolgt eine Modellierung der Implementierung hinsichtlich des erhöhten Ressourcenbedarfs aufgrund der Befehlssatzerweiterung und hinsichtlich der Laufzeit auf Basis vorher extrahierter Prozessparameter.
