Inhalte
Ziel dieses Labors ist es, Hardware-Grundschaltungen in der Hardware-Beschreibungssprache VHDL entwerfen zu können. Die entworfenen Schaltungen werden auf einem FPGA-Prototyping Board emuliert. Dazu werden Basiskenntnisse in VHDL vermittelt und exemplarisch die grundlegende Abbildungsmethodik eines Algorithmus in einen FPGA-basierten HW-Prototypen erläutert. Die Ergebnisse werden direkt mit Hilfe einer grafischen Benutzeroberfläche (GUI) visualisiert und verifiziert.
Die Bearbeitung der Teilversuche erfolgt i.d.R. in einer Gruppengröße von 2 Personen zu festen Laborzeiten (jeweils 4 Zeitstunden).
Ablauf:
Das Labor FPGA-Prototyping umfasst zwei Teilersuche:
1. Versuch: Sekundenzähler mit dezimaler Ausgabe anhand einer 7-Segmentanzeige
2. Versuch: Finite State Machine (FSM) - Ampelschaltung und Münzwechsler
ANMELDUNG
Die Anmeldung für die FPGA-Prototyping-Versuche erfolgt im Rahmen des Masterlabors Mechatronik II.
Laborumdrucke
Die Laborunterlagen werden bei der Einführungsveranstaltung ausgegeben und können über Stud.IP heruntergeladen werden (Veranstaltungsname: "Masterlabor Mechatronik II").
Einführungsveranstaltung
Das Datum der Einführungsveranstaltung wird im Rahmen des Masterlabors Mechatronik II bekanntgegeben und ist verpflichtend.
Kontakt
Ihr Dozent
30167 Hannover
30167 Hannover
